FPGA的AFDX终端系统模块设计

1、【Word版本下载可任意编辑】 FPGA的AFDX终端系统模块设计 1 引言 本文在研究航空全双工交换式以太网（Avionics Full Duplex Switched Ethernet,AFDX）实时传输协议的根底上，分析了基于CPCI接口的双冗余AFDX终端测试系统通讯模块的设计原理，重点介绍了支持热插拔的CPCI接口电源电路分析、FPGA与PCI9030接口模块时序分析和在Windriver软件环境下的驱动程序的开发，为AFDX上位机底层驱动接口的开发和软件界面的开发以及AFDX交换机的研发打下了良好的根底。 2 AFDX终端系统模块设计 本文设计的AFDX终端通讯系统包括FPGA控制

2、模块、PCI接口模块、双冗余PHY模块。为了设计高可靠性的AFDX终端系统，设计了2个独立的双冗余交换网络，从而保证系统的可靠性信息传输。系统硬件架构如图1所示。 2.1 CPCI接口模块 CPCI接口模块由2个部分组成，部分主要实现PCI总线协议功能，实现FPGA与上位机开展数据的通信；第二部分主要实现从CPCI接口采电，并在板上开展电源管理，对整个板卡实现支持热插拔的电源供给。 2.2 FPGA控制模块 FPGA控制模块是整个板卡的控制，它包含了AFDX协议栈的IP硬核，实现了AFDX协议栈特有的，如流量整形、虚拟链路调度、完整性检查、冗余管理、以太网MAC层硬件实现等功能以及其它如与PC

3、I9056通信、内部数据的缓存管理等功能。支持10/100Mbps标准的航空实时以太网数据的可靠性传输。 以数据下传为例介绍FPGA控制模块的工作流程：首先在PC机上运行上层测试软件，通过它来设置发送通道的相应参数，该信息通过CPCI接口传送至可编程芯片，可编程芯片内的处理器单元根据PC机下传的参数来设置发送通道的相关存放器参数，同时该消息经过流量整形模块，开展规划化处理，使其输出的数据帧是规整的、没有时延抖动的。来自流量整形模块的数据帧由虚拟调度模块添加序列号（SN）后，发往冗余管理模块。冗余管理模块将需要发送消息复制发送到2个独立的冗余MAC链路层中。 MAC模块对数据帧添加帧序列校验，发

4、往PHY模块。PHY层模块将可编程芯片内的MAC层的数据帧开展电平转换后传送至其他标准航空以太网PHY设备中。 2.3 双冗余PHY物理接口 双冗余的PHY模块实现以太网物理层的接口功能，实现AFDX航空以太网的可靠性传输，FPGA内部的航空以太网MAC层通过MII接口与PHY连接，完成数据流的通信。MII （Media Independent Interface 介质无关接口） 接口，即媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。

5、MII数据接口总共需要16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY.本设计中采用的是双PHY芯片共用一个25MHz的外部晶振提供工作时钟，这样可以保证双冗余的PHY完全工作同步。 3 CPCI接口电源电路分析 热插拔功能主要用于CPCI设备，热插拔功能允许板卡随意从设备中插拔而不影响设备操作系统的正常运行。如图2所示，LTC1643L是一个允许CPCI型设备开展安全插入和拔出的电源管理控制器，将系统的CPCI插槽电源接入到AFDX板卡，图中IRF7413是一个N型MOS管，用于控制3.3V和5V的电源供给，而-12V和+12V电源由

6、片上开关供给，所有的电压的上升时间可以到达一个可编程的速率，同时还有电源过流故障时的短路保护。 PCI9030的引脚BD_SEL#是CPCI接口中的插针之一，BD_SEL#连接LTC1643L的使能引脚，低电平时有效开启LTC1643L工作并同时给板卡供电。R10是一个0.018欧姆，0.5W,精度为1%的精细电阻，用于过流保护的电压检测电阻。当板卡发生故障导致电流超过额定值之后，R10两端的压差将增大，SENSE引脚将此过流信息反应至LTC1643L电源管理器，同时切断电源供给，起到电源过流保护的功能。 4 FPGA与PCI9030接口模块时序分析 在PCI9030与本地FPGA之间的通信分

7、为直接主模式（Direct Master Mode）、直接从模式（Direct Slave Mode）和DMA模式。由于PCI通信要AFDX网络的10M/100M通讯速率，这里采用直接从模式，工作时序如图3所示，PCI9030为主，FPGA为从。LHOLD为输出，声明使用本地地址数据总线，LHOLDA为本地总线申请使用成功的返回信号。LBE#为本地总线使能控制引脚，这里选择32位宽的数据总线。LA为地址总线，在本地总线申请使用成功信号返回且本地总线位宽使能有效后，开始输出地址信号。ADS#为起始信号，说明地址总线有效且开始一个有效的总线访问，同时一个周期后就可以读数据或者写数据了，LW/R#低

8、电平为读高电平为写。为了与PCI9030开展高效的数据通信，FPGA里面必须有相应的本地数据通信接口。 5 WinDriver软件的驱动生产 通过PLXMON软件对PCI9056的配置芯片开展配置后，可以利用Windows操作系统中WinDriver自动生成PCI驱动程序，步骤如下：首先启动WinDriver Wizard,从开始菜单，选择“程序 | WinDriver | Driver Wizard”;然后在Driver Wizard 菜单，单击“File | New Project”菜单来新建一个工程，从即插即用列表中选择显示卡，通过生产商的名字来选定。单击“Memory”标签。该显示卡的三个内存范围显示出来。内存范围中的BAR2映射的是FPGA内的RAM缓存块和专用存放器，根据FPGA内核对这些缓存块和存放器的可读写定义，可以在BAR2映射的区域里开展读写，若写进去的数值跟读出来的数值一致，表面CPCI接口通信正常。一步为生成驱动代码：单击“Build | Generate code”菜单， Driver Wizard 将产生操作硬件资源的函数，可以在用户模式下在应用程序中直接使用这些函数，这个向导还会产生一个样本程序来使用这些函数操作硬件，上层界面的开发可以直接调用这些API函数。 6 总结 本论文中设计的带有CPCI接