三星的S3C44B0X中文数据手册

1、1产品预览介 绍三星的S3C44B0X 16/32位RISC处理器被设计来为手持设备等提供一个低成本高性能的方案。S3C44B00X提供以下下配置：2.5V ARRM7TDMMI 内核带带有8Kcaache ;可选的intternall SRAMM;LCD Contrrollerr(最大支持持256色STN，使用用LCD专用DMA)；2-ch UART with handsshake(IrDA11.0, 116-bytte FIFFO) / 1-ch SIO； 2-chh geneeral DDMAs / 2-chh periipheraal DMAAs witth extternall re

2、quuest ppins； Exteernal memorry conntrolller (cchip sselectt logiic, FPP/ EDOO/SDRAAM conntrolller)； 5-chh PWM timerrs & 11-ch iinternnal tiimer；Watchh Dog Timerr；71 geenerall purppose II/O poorts / 8-chh exteernal interrrupt sourcce； RTC with calenndar ffunctiion； 8-ch 10-biit ADCC； 1-chh multti-ma

3、sster IIIC-BUUS conntrolller； 1-chh IIS-BUS ccontrooller； Syncc. SIOO inteerfacee and On-chhip cllock ggeneraator wwith PPLL.。S3C44B00X采用一种种新的三星AARM CPPU嵌入总线线结构-SAAMBA2，最最大达66MMHZ。电源管理支持：Normaal, Sllow, IIdle, and SStop mmode。系统管理功能： 1 Liittle/Big eendiann suppport. 2 Adddresss spacce: 322Mbytees pe

4、rr eachh bankk. (Tootal 2256Mbyyte) 3 Suupportts proogrammmable 8/16/32-biit datta buss widtth forr eachh bankk. 4 Fiixed bbank sstart addreess annd proogrammmable bank size for 77 bankks. 5 . 8 memmory bbanks.- 6 memmory bbanks for RROM, SSRAM eetc.- 2 memmory bbanks for RROM/SRRAM/DRRAM(Faast Paag

5、e, EEDO, aand Syynchroonous DRAM)Fully PPrograammablle acccess ccycless for all mmemoryy bankks.Supportts extternall waitt signnal too expeend thhe buss cyclle.Supportts sellf-reffresh mode in DRRAM/SDDRAM ffor poower-ddown.Supportts asyymmetrric/syymmetrric adddresss of DDRAM.Cache 和和内部存储器器功能:4-way

6、 sset asssociaative ID(Unnifiedd)-cacche wiith 8KKbyte.The 0/44/8 Kbbytes interrnal SSRAM uusing unuseed cacche meemory.Pseudo LRU(LLeast Recenntly UUsed) Replaace Allgoritthm.Write tthrouggh pollicy tto maiintainn the coherrence betweeen maain meemory and ccache conteent.Write bbufferr withh fourr

7、deptth.Requestt dataa firsst filll tecchniquue wheen cacche miiss occcurs.时钟和电源管理理Low powwerThe on-chip PLL mmakes the cclock for ooperatting MMCU att maxiimum 666MHz.Clock ccan bee fed selecctivelly to each functtion bblock by sooftwarre.Power mmode: Normaal, Sllow, IIdle aand Sttop moode.Normal mo

8、de: Normmal opperatiing moode.Slow moode: LLow frrequenncy cllock wwithouut PLLLIdle moode: SStop tthe cllock ffor onnly CPPUStop moode: AAll cllocks are sstoppeedWake upp by EEINT77:0 oor RTCC alarrm intterruppt froomidle mmode.中断控制器30 Inteerruptt sourrces( Watchh-dog timerr, 6 TTimer, 6 UAART, 88

9、Exteernal interrruptss, 4 DDMA , 2 RTCC, 1 AADC, 11 IIC, 1 SIIO )Vectoreed IRQQ inteerruptt modee to rreducee inteerruptt lattency.Level/eedge mmode oon thee exteernal interrrupt sourccesProgrammmablee polaarity of eddge annd levvelSupportts FIQQ (Fasst Intterruppt reqquest) for very urgennt intterr

10、uppt reqquest定时器功能 5-chh 16-bbit Tiimer wwith PPWM / 1-ch 16-biit intternall timeer witth DMAA-baseed or interrrupt-baseddoperatiionProgrammmablee dutyy cyclle, frrequenncy, aand poolarittyDead-zoone geenerattion.Supportts extternall clocck souurce.RTC 功能: Fulll clocck feaature: msecc, secc, minn, h

11、ouur, daay,weeek, moonth, year.32.768 KHz ooperattion.Alarm iinterrrupt ffor CPPU wakke-up.Time tiick innterruupt 通用输入输出口口功能: 8 eexternnal innterruupt poorts71 multtiplexxed innput/ooutputt porttsUART 功能能: 2-chaannel UART with DMA-bbased or innterruupt-baased ooperattionSupportts 5-bbit, 66-bit, 7-b

12、iit, orr 8-biit serrial ddata ttransmmit/reeceiveeSupportts H/WW handdshakiing duuring transsmit/rreceivveProgrammmablee baudd rateeSupportts IrDDA 1.00 (1155.2kbpps)Loop baack moode foor tesstingEach chhannell havee two interrnal 332-bytte FIFFO forr Rx aand Txx.DMA控制器功功能: 2 chhannell geneeral ppur

13、posse Dirrect MMemoryy Acceess coontrolller wwithouut CPUU inteerventtion.2 channnel Brridge DMA (perippherall DMA) conttrolleer.Supportt IO tto memmory, memorry to IO, IIO to IO wiith thhe Briidge DDMA whhich hhas 6 types DMAA requuestorr: Sofftwaree, 4 iinternnal fuunctioon bloocks (UART, SIO, Tim

14、eer, IIIS), aand Exxternaal pinns.Programmmablee prioority orderr betwween DDMAs (fixedd or rround-robinn modee)Burst ttransffer moode too enhaance tthe trransfeer ratte on the FFPDRAMM, EDOODRAM and SSDRAM.Supportts flyy-by mmode oon thee memoory too exteernal devicce andd exteernal devicce to memo

15、rry t rransfeer moodeA/D 转换器器: 8-chh multtiplexxed ADDC. Max. 100KKSPS/110-bitt.LCD控制器:Supportts collor/moonochrrome/ggray LLCD paanel Supportts sinngle sscan aand duual sccan diisplayysSupportts virrtual screeen funnctionnSystem memorry is used as diisplayy memooryDedicatted DMMA forr fetcching ima

16、gee dataa fromm systtem meemoryProgrammmablee screeen siizeGray leevel: 16 grray leevels256 Collor leevels看门狗定时器:16-bit Watchhdog TTimerInterruupt reequestt or ssystemm reseet at time-outIIC-BUSS 接口1-ch Muulti-MMasterr IIC-Bus wwith iinterrrupt-bbased operaation.Serial, 8-biit oriientedd, bi-direcct

17、ionaal datta traansferrs cann be mmade aat up to 1000 Kbiit/s iin thee stanndard mode or upp to 4400 Kbbit/s in thhe fasst modde.IIS-BUSS接口1-ch IIIS-buss for audioo inteerfacee withh DMA-basedd operrationn.Serial, 8/166bit pper chhannell dataa trannsferssSupportts MSBB-justtifiedd dataa formmatSIO (

18、同步步串口):1-ch SIIO witth DMAA-baseed or interrrupt baseed opeeratioon.Programmmablee baudd ratees.Supportts serrial ddata ttransmmit/reeceivee operrationns 8-bbit inn SIO.操作电压范围:核电压 : 22.5V I/O电电压 : 33.0 V to 3.6 V工作频率:Up to 666 MHzz封装:160 LQFFP / 1160 FBBGA2 管脚描述述 om1:0: 输入 om1:0设设置S3C444B0X在在测试模式和和确

19、定nGCCS0的总线线宽度,逻辑电平在在复位期间由由这些管脚的的上拉下拉电电阻确定.00:8-biit 01:16-biit 10:32-biit 11:Test modeADDR244:0 输输出: 地址总线线 输出相应段段的存储器地地址.DATA311:0 输输入输出:数据总线,总线宽度可可编程为8/16/322 位nGCS7:0 输出出:芯片选择,当存储器地地址在相应段段的地址区域域时被激活.存取周期和和段尺寸可编编程.nWE 输出 :写允许信信号,指示当前的的总线周期为为写周期.nWBE3:0 输出出: 写字节允允许信号nBE3:00 输出:在使用SRAAM情况下字字节允许信号号.nO

20、E输出 :读允许信号号,指示当前的的总线周期为为读周期.nXBREQ 输入: nXXBREQ 总线控制请请求信号，允允许另一个总总线控制器请请求控制本地地总线，nXXBACK信信号激活指示示已经得到总总线控制权。nXBACK 输出：总线线应答信号。nWAIT 输输入：nWAAIT请求延延长当前的总总线周期，只只要nWAIIT为低，当当前的总线周周期不能完成成。ENDIAN 输入：它确确定数据类型型是litttle enndian还还是big endiaan，逻辑电电平在复位期期间由该管脚脚的上拉下拉拉电阻确定.0:littlle enddian 11:big endiaannRAS1:0 输出

21、出：行地址选选通信号。nCAS3:0 输出出： 列地址选通通信号。nSRAS输出出：SDRAAM行地址选选通信号。nSCAS输出出：SDRAAM列地址选选通信号。nSCS1:0 输出出：SDRAAM芯片选择择信号。DQM3:00 输出：SDRAMM数据屏蔽信信号。SCLK输出：SDRAMM时钟信号。SCKE输出：SDRAMM时钟允许信信号。VD7:0输出：LCD数据线，在在驱动4位双扫描的的LCD时，VD33:0为上上部显示区数数据，VD7:4为为下部显示区区数据。VFRAME输输出：LCDD场信号，指指示一帧的开开始，在开始始的第一行有有效。VM输出：VMM极性变换信信号，变化LLCD行场扫

22、扫描电压的极极性，可以每每帧或可编程程多少个VLLINE信号号打开。VLINE输出出：LCD行信号号，在一行数数据左移进LLCD驱动器器后有效。VCLK输出：LCD点时钟钟信号，数据据在VCLKK的上升沿发发送，在下降降沿被LCDD驱动器采样样。TOUT4:0输出：定时器输出出信号。TCLK输入：外部时钟信信号输入。EINT7:0输入：外部中断请请求信号。nXDREQ1:0输输入：外部DDMA请求信信号。nXDACK1:0输输出：外部DDMA应答信信号。RxD1:00输入：UARRT接收数据据输入线。TxD1:00输出：UARRT发送数据据线。nCTS1:0输入：UART清除除发送输入信信号。

23、nRTS1:0输出：UART请求求发送输出信信号。IICSDA输输入输出：IIIC总线数数据线。IICSCL输输入输出：IIIC总线时时钟线。IISLRCKK输入输出：IIS总线通通道时钟选择择信号线。IISDO输出出：IIS总线串串行数据输出出信号。IISDI输入入：IIS总线串串行数据输入入信号。IISCLK输输入输出：IIIS总线串串行时钟。CODECLKK输出：CODDEC系统时时钟。SIORXD输输入：SIOO接收数据输输入线。SIOTXD输输出：SIOO发送数据线线。SIOCK输入入输出：SIIO时钟信号号。SIORDY输输入输出：当当SIO的DMA完成SIO操作时时的握手信号号。

24、AIN7:00 ： ADCC模拟信号输输入AREFT输入入：ADC顶参考考电压输入。AREFB输入入：ADC底参考考电压输入。AVCOM输入入：ADC公共参参考电压输入入。P70:0输入输出：通用I/OO口（一些口口只有输出模模式）。nRESET：复位信号，nRESET挂起程序，放S3C44B0X进复位状态。在电源打开已经稳定时，nRESET必须保持低电平至少4个MCLK周期。OM3:2输入：OM3:2确确定时钟模式式。 00 = Cryystal(XTAL00,EXTAAL0), PLL oon 01 = EXTTCLK, PLL oon10, 11 = Chiip tesst modde.

25、EXTCLK输输入：当OMM3:2选择外部时时钟时的外部部时钟输入信信号线，不用用时必须接高高（3.3VV）.XTAL0模拟拟输入：系统统时钟内部振振荡线路的晶晶体输入脚。不不用时必须接接高（3.33V）.EXTAL0模模拟输出：系系统时钟内部部振荡线路的的晶体输出脚脚，它是XTTAL0的反反转输出信号号。不用时必必须悬空。PLLCAP模模拟输入：接接系统时钟的的环路滤波电电容（7000PF）。XTAL1模拟拟输入：RTTC时钟的晶晶体输入脚。EXTAL1模模拟输出：RRTC时钟的的晶体输出脚脚。它是XTTAL1的反反转输出信号号。CLKout输输出：时钟输输出信号nTRST输入入：TAP控制

26、器器复位信号，nTRST在TAP启动时复位TAP控制器。若使用debugger，必须连接一个10K上拉电阻，否则nTRST必须为低电平。TMS输入：TTAP控制器器模式选择信信号，控制TTAP控制器器的状态次序序，必须连接接一个10KK上拉电阻。TCK输入：TTAP控制器器时钟信号，提提供JTAGG逻辑的时钟钟信号源，必必须连接一个个10K上拉电电阻。TDI输入：TTAP控制器器数据输入信信号，是测试试指令和数据据的串行输入入脚，必须连连接一个100K上拉电阻阻。TDO输出：TTAP控制器器数据输出信信号，是测试试指令和数据据的串行输出出脚。VDD ：S33C44B00X内核逻辑辑电压（2.5

27、V）VSS: S33C44B00X内核逻辑辑地.VDDIO: S3C444B0X II/O口电源源(3.3VV).VSSIO: S3C444B0X II/O地.RTCVDD:RTC电压压(2.5VV或3V,不支持持3.3V).VDDADC:ADC电压压(2.5VV).VSSADC:ADC地.3 指令集 4 存储管管理1 BWSCOON 0 xx01C800000 R/W 总线宽宽度与等待状状态控制寄存存器 初始值为为0 位名称 BITT 功功能 ST7 31 该位确定定BANK77上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作为 nWBBE3:00）使用 （PINN

28、14:111 作为为 nBE3:0）WS7 330 该位确定定BANK77上的SRAMM存储器的等等待状态 0- WAIIT dissable 1 = WAIT enablle DW7 29:288 该两位位确定BANNK7的数据据总县宽度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST6 27 该位位确定BANNK6上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作为 nWBBE3:00）使用 （PINN14:111 作为为 nBE3:0）WS6 226 该位确定定BANK66上的SRAMM存储器的等等待状态 0- WAIIT d

29、issable 1 = WAIT enablle DW6 25:244 该两位位确定BANNK6的数据据总县宽度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST5 23 该位位确定BANNK5上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作为 nWBBE3:00）使用 （PINN14:111 作为为 nBE3:0）WS5 222 该位确定BAANK5上的的存储器的等等待状态 0- WAIIT dissable 1 = WAIT enablle DW5 21:200 该两位位确定BANNK5的数据据总县宽度 000 = 88-bit

30、 01 = 16-biit, 100 = 322-bitST4 19 该位位确定BANNK4上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作为 nWBBE3:00）使用 （PINN14:111 作为为 nBE3:0）WS4 18 该位确确定BANKK4上的存储储器的等待状状态 0- WAIIT dissable 1 = WAIT enablle DW4 17:166 该两位位确定BANNK4的数据据总县宽度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST3 15 该位确确定BANKK3上的SRAMM 是否使用用UB/LBB 不使用

31、 （PIIN14:11 作作为 nWBBE3:00）使用 （PINN14:111 作为为 nBE3:0）WS3 114 该位确定定BANK33上的存储器器的等待状态态 0- WAIIT dissable 1 = WAIT enablle DW3 13:122 该两位位确定BANNK3的数据据总县宽度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST2 11 该位位确定BANNK2上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作为 nWBBE3:00）使用 （PINN14:111 作为为 nBE3:0）WS2 110 该位确定定BAN

32、K22上的存储器器的等待状态态 0- WAIIT dissable 1 = WAIT enablle DW2 9:8 该两位确定定BANK22的数据总县县宽度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST1 7 该位确确定BANKK1上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作为 nWBE3:0）使用 （PINN14:111 作为为 nBE3:0）WS1 66 该该位确定BAANK1上的的存储器的等等待状态 0- WAIIT dissable 1 = WAIT enablle DW1 5:4 该两位确定定BANK11的数据总

33、县县宽度 000 = 88-bit 01 = 16-biit, 100 = 322-bitDW0 2:1 该两位指示示BANK00的数据总县县宽度(ONNLY REEAD,由OM1:0 脚确确定) 000 = 88-bit 01 = 16-biit, 100 = 322-bitENDIAN 0 该位指指示endiian moode (rread oonly 状状态由ENDDIAN ppins确定定) 00 = Liittle endiaan 1 = Big endiaan 2 BANKCONN0 00 x01C880004 R/WW Bankk 0 coontroll regiister 0

34、xx0700BANKCONN1 00 x01C880008 R/WW Bankk 1 coontroll regiister 0 xx0700 BANKCONN2 00 x01C88000C R/WW Bankk 2 coontroll regiister 0 xx0700BANKCONN3 00 x01C880010 R/WW Bankk 3 coontroll regiister 0 xx0700BANKCONN4 00 x01C880014 R/WW Bankk 4 coontroll regiister 0 xx0700BANKCONN5 0 xx01C800018 R/WW Bank

35、k 5 coontroll regiister 0 xx0700位名称 BIT 功能Tacs 14:113 在nGCSnn 有效之前前地址建立时时间00 = 0 clockk 001 = 11 clocck10 = 2 clockks 111 = 44 cloccksTcos 12:111 在在nOE上芯片片选择建立时时间00 = 0 clockk 001 = 11 clocck10 = 2 clockks 111 = 44 cloccksTacc 110:8 存取周周期000 = 11 clocck 0011 = 2 clockks010 = 33 cloccks 0111 = 44 clo

36、ccks100 = 66 cloccks 1001 = 88 cloccks110 = 110 cloocks 1111 = 114 cloocksToch 77:6 在nOE上芯片片选择保持时时间00 = 0 clockk 001 = 11 clocck10 = 2 clockks 11 = 4 cloocksTcah 5:44 在nGCSnn有效地址保保持时间00 = 0 clockk 01 = 1 cloock10 = 2 clockks 11 = 4 cloocksTpac 3:2 页模式存存取周期00 = 2 clockks 01 = 3 cllocks10 = 4 clockks

37、11 = 6 cllocksPMC 1:0 页模式式配置00 = noormal (1 daata) 001 = 44 dataa10 = 8 data 111 = 166 dataa 寄存器名称称 地址 描述述 初初始值 BANKCOON6 0 x01CC8001CC R/W Baank 6 contrrol reegisteer 00 x180008BANKCONN7 00 x01C880020 RR/W Bankk 7 coontroll regiister 0 xx180088位名称 BIT 功能MT 16:15 这这两位确定bbank6 和 bankk7存储器类类型 00 = ROO

38、M or SRAM 01 = FP DDRAM10 = EDDO DRAAM 111 = SSync. DRAM对于ROM和SSRAM类型型Tacs 14:13 在nGCSnn 有效之前前地址建立时时间00 = 0 clockk 001 = 11 clocck 10 = 2 clockks 111 = 44 cloocksTcos 12:111 在nOE上芯片片选择建立时时间00 = 0 clockk 011 = 1 clockk10 = 2 clockks 111 = 4 clockksTacc 10:88 存取周期000 = 11 clocck 0001 = 2 cloocks010 =

39、33 cloccks 011 = 4 cllocks100 = 66 cloccks 101 = 8 cllocks110 = 110 cloocks 111 = 14 clockksToch 77:6 在nOE上芯片片选择保持时时间00 = 0 clockk 01 = 1 cllock10 = 2 clockks 11 = 4 cclockssTcah 5:4 在在nGCSnn有效时地址址保持时间00 = 0 clockk 001 = 11clockk 10 = 2 clockks 111 = 44 cloccksTpac 3:2 页模式存存取周期00 = 2 clockks 01 = 3

40、cclockss10 = 4 clockks 11 = 6 cclockssPMC 1:0 页页模式配置00 = noormal (1 daata) 011 = 4 conseecutivve acccessess10 = 8 conseecutivve acccessess 111 = 166 conssecutiive acccessees对于FP DRRAM和EDO DDRAM类型型Trcd 5:4 RAAS 到 CAS 延时y00 = 1 clockk 011 = 2 clockks10 = 3 clockks 11 = 4 cloocksTcas 3 CAAS 脉冲宽宽度0 = 1

41、cclock 1 = 2 cllocksTcp 2 CAAS 预充电电周期0 = 1 cclock 1 = 2 cllocksCAN 1:0 列地址址数目00 = 8-bit 01 = 9-bbit10 = 100-bit 111 = 111-bit对于SDRAMM类型Trcd 33:2 RASS 到 CAS 延时00 = 2 clockks 01 = 3 cclockss 10 = 4 cllocksSCAN 11:0 列地址数数目00 = 8-bit 01 = 9-biit 110= 100-bitBANK7 BBANK6 支持的存储储器类型组合合 SROM DRAM SDRAM SROM

42、MSROM SDRAAMDRAM SROM 不支持的组合SDRAM DRAMMDRAM SDRAAMREFRESHH 0 xx01C800024 R/W DRAAM/SDRRAM刷新控控制寄存器 初始值0 xaac00000位名称 BBIT 功能REFEN 23 DRAM/SDRAMM刷新允许0 = Dissable 1 = EEnablee (sellf or CBR/aauto rrefressh)TREFMD 22 DRAM/SDRAMM刷新模式0 = CBRR/Autoo Refrresh 11 = Seelf Reefreshh在self-rrefressh 时, DRAAM/SDR

43、RAM 控制制信号被适当当电平驱动Trp 21:20 DRAAM/SDRRAM RAAS 预充电电时间DRAM :00 = 1.5 cloocks 01 = 2.5 cclockss 10 = 3.55 cloccks 111 = 44.5 cllocksSDRAM :00 = 2 clockks 011 = 3 clockks 100 = 4 clockks 111 = Noot suppportTrc 19:18 SSDRAM RAS 和和CAS 最小小时间00 = 4 clockks 01 = 5 cclockss 10 = 6 cllocks 11 = 7 cloocksTchr 17

44、:16 DDRAM的CAS保持时时间00 = 1 clockk 01 = 2 cllocks 10 = 3 cloocks 111 = 44 cloccksReserveed 15:111 Noot useeRefreshh Counnter 10:0 DRRAM/SDDRAM刷新新计数值刷新周期计算公公式:Refreshh periiod = (2 111 -refrresh_ccount+1)/MCCLK如果刷新周期是是15.6 us和 MCLKK 是 60 MMHz,refreshh counnt如下计算算refreshh counnt = 22 11 + 1 - 60 x115.6 =

45、 111334BANKSIZZE 0 x01CC800288 RR/W 段尺寸寄寄存器 初始值为 00 x0位名称 BIIT 功能SCLKEN 4 设设置为1，则SCLKK仅在SDRAAM存取周期期产生，这个个特征将使功耗减少，推推荐设置为 1。0 = norrmal SCLKK =1 Reserveed 3 保留为0BK76MAPP 2:0 BBANK6/7存储器映映射000 = 332M/322M 1000 = 22M/2M 1011 = 4MM/4M110 = 88M/8M 1111 = 116M/166MSDRAM模式式设置寄存器器MRSRB6 0 xx01C80002C R/W ba

46、nk66模式设置寄寄存器 初始值 xxxxMRSRB7 00 x01C880030 RR/W bankk7模式设置置寄存器 初始值 xxxx位名称 BIIT 功能WBL 9 写突突发脉冲长度度0是推荐值TM 88:7 测试试模式00: 测试模模式01, 10, 11: 保留CL 66:4 CASS 突发响应应时间000 = 11 clocck, 0110 = 22 cloccks, 0011=3 clockks其它 = 保留留BT 33 突发类类型0: 连续 (推荐)1: N/ABL 2:0 突发长度度000: 1其它: N/AA注：1 当程序序在SDRAAM运行时该该寄存器不必必重新配置。2

47、 所有的存储储控制寄存器器必须使用SSTMIA指指令设置3 在停止和SSL_IDLLE DRAAM/SDRRAM必须进进入自刷新模模式5 时钟和电源源管理模式S3C44B00X的电源管管理有5种模式：Normal mode,在正常模式CPPU和所有的的外设都正常常工作，这时时功耗最大，但但用户能使用用S/W指令停停止每个外设设的时钟供应应。Slow moodeSlow moode为非PLL模式，PLLL不工作，使使用外部时钟钟作为主时钟钟。在该模式式，电源消耗耗依赖于外部部时钟的频率率。Idle moode Idle mode停停止CPU CORE的的时钟供应，仅仅对所有外设设提供时钟，因因此

48、可以减少少电源消耗。一一个对CPUU的中断请求求能使S3CC44B0XX从该模式唤唤醒。Stop moode Stopp modee 冻结所有有的时钟供应应，PLL也停止止。这时的电电源消耗最少少，电流消耗耗仅是S3CC44B0XX的漏电流，少少于10UAA。外部中断断能使CPUU从该模式唤唤醒。SL Idlee modee SL IIdle mmode 除除了LCD控制器器冻结所有的的时钟。S3C44B00X的时钟源源可以用外部部晶体来产生生，也可以直直接输入外部部时钟，这有有OM3:2的状态态决定. MM3:2的状态在nRRESET的的上升沿由OOM3 和 OM2脚的的电平决定.M3:2=

49、00 CCrystaal cloock M3:2=01 Exxt. Cllock 其其它 测试模式注:在复位后PPLL启动,但在用S/WW指令设置PLLLCON为为有效的值之之前,PLLL OUTPPUT (FFOUT)不不能使用,这时FOUTT直接输出Crrystall clocck或外部时时钟.如果S3C444B0X的PLL的时钟钟源使用晶体体,这时EXTCCLK能作为为Timerr 5的时钟钟源TCLKK.PLL控制寄存存器 PLLCOON 0 x01DD800000 R/W PLL控控制寄存器 复复位值 0 xx380800 该寄存器设设置PLL参数. PLL输出出频率计算公公式如下:

50、 Fplllo = (m * FFin) / (p * 2s)m = (MDDIV + 8), pp = (PPDIV + 2), s = SSDIV Fpllo必必须大于200MHZ 和和少于66MMHZ. Fpllo * 2 s 必须少于1770MHZ Fin / pT推荐为为1MHZ 或大于 但小于2MHHZ. 位名称 BITT 描述 默认值MDIV 19:112 MDIIV值 0 x388PDIV 9:4 PDIIV值 0 xx08SDIV 1:0 SDIIV值 0 xx0 时钟控制寄存器器CLKCON 0 xx01D800004 R/W 时钟控控制寄存器 初始始值 0 xx7ff8

51、位名称 BITT 描述IIS 114 控制 IISS blocck的钟控 0 = Dissable, 1 = EnablleIIC 113 控制制 IIC blockk的钟控0 = Dissable, 1 = EnablleADC 12 控制 ADCC blocck的钟控0 = Dissable, 1 = EnablleRTC 11 控制 RTCC blocck的钟控,即使该位为为0,. RRTC定时器器仍工作0 = Dissable, 1 = EnablleGPIO 10 控制 GPIIO bloock的钟控控,设置为1,允许使用用EINT4:7的的中断.0 = Dissable, 1 =

52、EnablleUART1 9 控制制 UARTT1 bloock的钟控控0 = Dissable, 1 = EnablleUART0 8 控制制 UARTT0 bloock的钟控控0 = Dissable, 1 = EnablleBDMA0,11 7 控制制 BDMAA blocck的钟控,如果BDMAA关断,在外设总线线上的外设不不能存取0 = Dissable, 1 = EnablleLCDC 6 控制 LCDDC bloock的钟控控0 = Dissable, 1 = EnablleSIO 55 控控制 SIOO blocck的钟控0 = Dissable, 1 = EnablleZDM

53、A0,11 44 控控制 ZDMMA bloock的钟控控0 = Dissable, 1 = EnabllePWMTIMEER 33 控控制 PWMMTIMERR blocck的钟控0 = Dissable, 1 = EnablleIDLE 22 进进入 IDLLE modde.该位不不能自动清除除 0 = Dissable, 1 =进进入 IDLLE modde SL_IDLEE 11 进进入SL_IIDLE mmode ooptionn. 该位不不能自动清除除. 为为了进入SLL_IDLEE modee, CLKKCON 寄寄存器必须等等于 0 x446.0 = Dissable, 1 =

54、 SL_IDDLE moode.STOP 0 进入入 STOPP modee. 该位不不能自动清除除.0 = Dissable 1 =进入入STOP mode慢时钟控制寄存存器CLKSLOWW 00 x01D880008 R/W 慢时钟控制制寄存器 初始值 00 x9位名称 BIT 描述PLL_OFFF 5 0 : PLLL 打开,. PPLL 仅能能在SLOWW_BIT=1时打开,在PLL稳定后后(150USS),SLOW_BIIT位可以清清除 1 : PLLL 关掉, PLLL 仅能在在SLOW_BIT=11时关掉SLOW_BIIT 40 : Fouut = FFpllo (PLL out

55、puut)1: Foutt = Fiin / (2 x SSLOW_VVAL), (SLOWW_VAL 0) Foutt = Fiin, (SSLOW_VVAL =00)SLOW_VAAL 3:0 这四位是是在SLOWW_BIT 位打开时sllow cllock的分分频值 锁定时间计数值值寄存器LOCKTIMME 0 x01DD8000CC R/W 锁锁定时间计数数值寄存器 初始值 00 xfffCPU WRAAPPER & BUSS PRIOORITIEES CPU WWRAPPEER 包括一一个8KBYYTEcacche, wwrite buffeer,和CPU 核. 8KBYYTEcac

56、che可以以以三种方式使使用：1. 全部8KK作为指令/数据cachhe，2. 4K做为为内部SRAAM,另外4K做为cachhe 3 全部8K作为内部部存储器使用用.Cache使用用 最近最少使使用算法来提提高命中率,使用writte-thrrough策策落保持数据据一直性.内部SRAM主主要用来减少少中断线程执执行时间. cachee set 和LRU的存储储映射地址 cachee 和LRU 存存储映射地址址 尺寸 cache sset 0 0 x1100000000 - 0 x1000007fff 2KBcache sset 1 0 x1100008800 - 0 x100000ffff

57、 2KBcache sset 2 0 x1100010000 - 0 x1000017fff 2KBcache sset 3 0 x1100018800 - 0 x100001ffff 2KBcache ttag 0 0 x1100020000 - 0 x1000027f00 5512byttes cache ttag 1 0 x1100028800 - 0 x100002ff00 512byytescache ttag 2 0 x1100030000 - 0 x1000037f00 5512byttescache ttag 3 0 x1100038800 - 0 x100003ff00 51

58、2byytes LRU 0 x1000040000 - 0 xx1000447f0 5122bytess在cache set的地地址连续增加加,在cachee tag和和LRU中的地地址以16BBYTE来增增加,每次读写一一个字, 地址的 biit3:00必须是0. S3C44BB0X有四个个写缓冲区寄寄存器,每个写缓冲冲区寄存器包包括一个322BIT数据据域,一个28BIIT的地址域域,指示写数据据的地址,22BIT 的的状态域MAAS. 状态域MAS确确定数据模式式00 = 8-bit ddata mmode01 = 166-bit data mode10 = 322-bit data m

59、ode11 = Noot useed 在S3C444B0X,有七个总总线控制块: LCD_DMA, BDMA00, BDMMA1, ZZDMA0, ZDMAA1, nBREQ (外部总线控控制块),和 CPU wrappper.在复位后优先级级从高到低如如下:1. DRAMM refrresh ccontrooller2. LCD_DMA3. ZDMAA0,14. BDMAA0,15. Exteernal bus mmasterr6. Writte bufffer7. Cachhe & CCPULCD_DMAA, ZDMMA, BDDMA, aand ann exteernal bus mma

60、sterr的优先级可可以通过SBBUSCONN寄存器编程程改变,但CPU wwrappeer总是最低低的优先级,不能改变可以选择循环队队列优先级模模式和固定优优先级模式,在循环队列列优先级模式式,所有的总线线控制块都有有相同的优先先级,寄存器定义.1 系统配置寄寄存器 SYSCFGG 0 xx01C000000 R/WW 系系统配置寄存存器 默认值 0 xx01 位名称 位 描述 Reserveed 77 保留留Reserveed 66 保留DA(reseerved) 5 数数据异常控制制,推荐值为0. 0: 允许 数数据异常 11: 不允许许数据异常RSE(resservedd) 4 允许许