电子秒表的设计报告

1、电子秒表电路设计实验报告学生姓名：专业：科学教育实验项目：电子秒表电路设计实验时间：2006年11月28日实验指导老师：学 号：年级、班级：04级5A班实验类型：设计实验评分：-.实验目的进一步提高独立分析问题和解决问题的能力。掌握数字系统的分析和设计方法。对数字集成电路的综合应用有进一步的认识和理解。二 设计题目：制作一个简易的电子秒表功能要求：（1）具有两位数码显示。分别显示1/10秒和秒计数。（2） 有两个按键分别控制启动（开始计时）/停止和清零。功能表如下:KEY1KEY2功能00清零并停止计时10准备开始计时11启动计时10停止计时三、概述：要完成题目要求的电子秒表功能，系统应具有如

2、下几部分电路：1、定时电路；题目要求最小计时单位为1/10秒，即100ms。这部分电路必须能 准确的产生周期为100ms （频率为10Hz）的时钟信号。2、计时电路：题目要求系统具有两位显示器，分别显示秒和1/10秒信号。所以 本系统应具有两个十进制计数器，分别对定时信号进行计数，以产生1/10秒 和秒计数。系统计数范围从0.09.9秒。3、显示译码驱动电路：将计数器的计数结果（BCD码）通过译码器译成七段显示 码并驱动LED数码管显示出来。4、控制电路：根据题目要求，本电子秒表应具有两个按键。其中一个控制秒表 的启/停，本按键应有自锁功能，按一次启动计时，再按一次停止计时。另一个按键控制清“

3、0”，本按键不需自锁，按下时系统清“0”；放开时系统回复 正常计时功能。系统电路结构框图如图1所示。振荡器计数器译码器显示振荡器计数器译码器显示清“0”启动/停止图1系统结构框图四、电路设计方案：1、定时电路：系统的定时电路要求产生周期为100ms的时钟信号。由于在此实验前我们没 过555定时器，故可用时钟信号发生器来实现。定时器是电子秒表的核心，其作用是产生一个标准频率10赫兹的脉冲信 号。振荡频率的精度和稳定度决定了秒表的质量（如图2），图3为脉冲信 号宽度。100ms脉冲信号100ms脉冲信号图2时钟信号发生器2、计时电路：本电路需要两位十进制加法计数器，对定时电路的时钟信号进行计数。可

4、用两片74LS160实现。74LS160是同步十进制加法计数器，其功能表如下:CPRDLDEPET工作方式X0XXX置零上升沿10XX预置数X1101保持X11X0保持上升沿1111计数应用两片74LS160组合级联可构成100进制计数器。其级联方式可分为串行进位方式和并行进位方式两种。串行进位方式接法如图3所示。并行进位方式两种。串行进位方式接法如图3所示。图3串行进位方式连接图在串行进位方式中，将高位的74LS160的CP与低位的进位端C相接，当低位计数器计满产生进位时就会给高位计数器一个脉冲，使高位计数器加1。CLR;VCCCLR;VCCCLKRCOAQABQBCQCDWENPENTND

5、LOADyCLR;VCCCLKRCOAQABQBCQCBQDENPENTGNDLOADy7416074160图4、并行进位方式连接图并行进位方式接法如图4所示。它是将高低位计数器的CP接在一起并将低位计数器的 进位C与高位计数器的EP接起来。当低位计数器尚未计满时，其进位端C输出低电平使高 位计数器处于保持状态（不计数）；当低位计数器计满产生进位时，C输出高电平使高位计 数器处于计数状态，定时脉冲一到高位计数器加1。同时低位计数器回零，C输出低电平， 高位计数器又处于保持状态直到第二个进位脉冲的到来。3、显示译码电路显示译码电路根据显示器件的不同可有不同的器件选择，如74LS47 （适合于驱动

6、共阳接7447为共阳LED数码管，所以选用74LS47。其电路为如下图5：图5、74LS477447为共阳LED数码管，所以选用74LS47。其电路为如下图5：图5、74LS47与共阳LED数码管组成的译码显示电路4、控制电路1 kOhmTk iiCLKSpaceCLR;VCCCLKRCOAQABQBCQCDQDENPENTNDLW74160CLR;VCCCLKRCOAQABQBCQCEQDENPENTNDLW74160系统要求具有清“0”和启/停按键。对于清零功能，根据计数器74LS160的功能表， 我们知道，74LS160提供了清零引脚，只要将该引脚置低电平，计数器既实现清零功能。具 体接

7、法如图6图6、实现清零功能电路对于启/停控制，我们从74LS160的功能表可知，当ET端为低电平，计数器将处于保 持状态（停止记数）。当ET端为高电平且其他控制引脚均满足计数条件时，计数器才开始计 数。我们可采用图10的电路来实现启/停控制。当开关按下时，ET=“0”；放起时，ET=1”。SpaceCLRVCCCLKRCOAQACLRVCCCLKRCOAQABQBCDCEWENPENTNDLW21615141312101CLRVCCCLKRCOAQABQBCQCEQDENPENTNDLOADX2161514131210q741607416074160图7、实现启/停功能的电路五、应用EWB电子

8、仿真软件进行设计仿真1、定时电路的仿真调试在计算机上运行EWB并调出时钟发生信号仿真运行达到预定目标，电路产生周期为100ms的时钟信号。2、计时及控制电路。按并行进位方式接法，电路工作正常。按串行方式接法，结果出现了当低位计数到“9” 时，高位立即显示“1”的情况。经分析，原来74LS160的进位C属于超前进位。当低位计数到“9”时，进位端即产生一从“0”到“1”的跳变。而74LS160的CP输入端是上升 沿有效的，此时高位的计数器即从“0000”变为“0001” 了，所以出现了“19”的显示结果。要解决这一问题，只需将进位信号取反，使其后沿变成上升沿就行了。经调试，电路符合设计目标，如图8

9、。CLR;VCCCLKRCO合设计目标，如图8。CLR;VCCCLKRCOAQABGBCGCEWENPENTNDLW816151413_1210 qCLR;VCCCLKRCOAQABQBCQCEWENPENTNDLW741607416074160图8改进后的串行进位示意图3、显示译码电路按设计方案接线，电路逻辑正常。由上设计方案，该实现电子秒表功能的电路如下图9：VCC丽QBQCQD-IT LIJAD1rIZ圆 用BCLBRDAGBiterco ABCDTU-CCAECDEG 3 4 5 6 7VCCOF OG OA OB DC LID LIEILrI/RBrHD ECLERDHGvcc OF

10、 OG 口 A OD OC LID LIE167447VCC丽QBQCQD-IT LIJAD1rIZ圆 用BCLBRDAGBiterco ABCDTU-CCAECDEG 3 4 5 6 7VCCOF OG OA OB DC LID LIEILrI/RBrHD ECLERDHGvcc OF OG 口 A OD OC LID LIE167447图9、实现电子秒表功能的电路4、测试结果：本电路通过两个开关1、2来实现电路的控制启动（开始计时）/停止和清零，其测试结果为:开关1开关2功能00清零并停止计时10准备开始计时11启动计时10停止计时第一个数码管显示的是1/10秒，第二个数码管显示的是1秒，测试