集成电路基本概念

1、集成电路基本概念第1页，共21页，2022年，5月20日，1点32分，星期四1. 晶圆多指单晶硅圆片,由普通硅沙拉制提炼而成,是最常用的半导体材料。按其直径分为4英寸、5英寸、6英寸、8英寸等规格,近来发展出12英寸甚至更大规格.晶圆越大,同一圆片上可生产的IC就多,可降低成本;但要求材料技术和生产技术更高.第2页，共21页，2022年，5月20日，1点32分，星期四2.多晶硅多晶硅只是一种无定形硅，这是由于多晶硅生长在二氧化硅层之上，从而无法形成单晶体。由于多晶硅是用作导体的，因此无定形性无关重要。为了减小这层多晶硅的电阻率，通常要进行额外的注入，以产生每方块几十欧姆的薄层电容。第3页，共2

2、1页，2022年，5月20日，1点32分，星期四3.本征半导体在纯半导体单晶中，导带中电子全部来自于价带中电子的热激发，称之为本征半导体。第4页，共21页，2022年，5月20日，1点32分，星期四4.掺杂半导体掺入施主杂质（如磷、砷等）后的硅称为N型材料，其中有大量过剩电子；掺入受主杂质（如硼）后的硅称为P型材料，其中有大量过剩空穴。轻掺杂一般用-后缀，如n-, p-; 重掺杂用+后缀，如n+, p+。第5页，共21页，2022年，5月20日，1点32分，星期四5.薄层电阻RR /t :电阻率， t :厚度 这两个参数都由工艺决定，版图设计者无法改变R R *(L/W)第6页，共21页，20

3、22年，5月20日，1点32分，星期四6.光刻IC生产的主要工艺手段,指用光技术在晶圆上刻蚀电路.与每一层的光刻相关的流程都需要一块掩模板和三道工序：在晶片上涂上光刻胶对准掩模板并进行曝光刻蚀曝光后的光刻胶第7页，共21页，2022年，5月20日，1点32分，星期四光刻步骤第8页，共21页，2022年，5月20日，1点32分，星期四7.氧化二氧化硅是将裸露的硅片放在1000左右的氧化气氛（如氧气）中“生长”而成的。其生长速度取决于气氛的类型和压强、生长的温度以及硅片的掺杂浓度。例：场氧化层，栅氧化层第9页，共21页，2022年，5月20日，1点32分，星期四8.离子注入离子注入是通过将杂质原子

4、加速变为高能离子束，再用其轰击晶片表面而使杂质注入无掩模区域而实现的。它最常用的掺杂方法。第10页，共21页，2022年，5月20日，1点32分，星期四9.淀积和刻蚀淀积：多晶硅、隔离互连层的绝缘材料以及作为互连的金属层等都需要淀积。如：用化学气相淀积（CVD）生长多晶硅。刻蚀：除去层中不用区域的方法。“湿法”刻蚀：将硅片置于化学溶液中腐蚀（精确度低）“等离子体”刻蚀：用等离子体轰击晶片（精确度高）反应离子刻蚀（RIE）：用反应气体中产生的离子轰击晶片第11页，共21页，2022年，5月20日，1点32分，星期四10.器件隔离场氧和场注入：防止同一衬底或阱区中寄生MOS管的导通第12页，共21

5、页，2022年，5月20日，1点32分，星期四场氧第13页，共21页，2022年，5月20日，1点32分，星期四场注入（沟道阻断注入）第14页，共21页，2022年，5月20日，1点32分，星期四器件隔离（续）PN结隔离：阱和衬底，MOS管衬底和源漏间的隔离。P衬底接最低电位，N阱接最高电位PMOS的衬底为最高电位，NMOS的衬底为最低电位。第15页，共21页，2022年，5月20日，1点32分，星期四PN结隔离第16页，共21页，2022年，5月20日，1点32分，星期四11. 有源区MOS管中源、漏（以及它们之间的薄氧化层栅区），和用于连接衬底和阱区的P+, N+接触区。第17页，共21页，2022年，5月20日，1点32分，星期四12.线宽指IC生产工艺可达到的最小导线宽度,是IC工艺先进水平的主要指标.线宽越小,集成度就高,在同一面积上就集成更多电路单元1微米/0.6微未/0.35微米/0.25/0.18/0.13/0.09/0.065微米等第18页，共21页，2022年，5月20日，1点32分，星期四13.前、后工序IC制造过程中, 晶圆光刻的工艺(即所谓流片),被称为前工序,这是IC制造的最要害技术;晶圆流片后,其切割、封装等工序被称为后工序.第19页，共21页，2022年，5月20日，1点32分，星期四14.封装指把