寄存器和移位寄存器

1、寄存器和移位寄存器第1页，共119页，2022年，5月20日，19点1分，星期三1课题：寄存器和移位寄存器课时：重点：双向移位寄存器及其应用难点：常用时序逻辑器件的分析及功能描述方法教学目标：使同学掌握移位寄存器的功能及应用； 了解环形计数器、扭环形计数器的构 成规律教学过程：一、寄存器 二、移位寄存器 三、双向移位寄存器74LS194 例1 例2 例3第2页，共119页，2022年，5月20日，19点1分，星期三2时 序逻辑电路寄存器和移位寄存器计数器顺序脉冲发生器分析设计教学要求 ：1. 会使用移位寄存器组件 ；2. 会分析和设计计数器电路。*常用时序逻辑电路第3页，共119页，2022年

2、，5月20日，19点1分，星期三35.3 寄存器和移位寄存器 一、 数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲( CP )寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器A3A2A1A0A0A1A2A3第4页，共119页，2022年，5月20日，19点1分，星期三4低电平有效正边沿触发八D寄存器 ：三态输出共输出控制共时钟12345671098141312111516171819201Q1D2D2Q3Q3D4D4QGND输出控制时钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 4第5页，共119页，2022年

3、，5月20日，19点1分，星期三5二、 移位寄存器 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)第6页，共119页，2022年，5月20日，19点1分，星期三6根据移位数据的输入输出方式，又可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入并出并入串出并入并出串行输入串行输出串行输入并行输出并行输入串行输出并行输入并行输出：第7页，共119页，2022年，5月20日，19点1分，星期三7SDQQDQQDQQDQQD&A0A1A2A

4、3RDCLRLOAD移位脉冲CP0串行输出数 据 预 置 3210存数脉冲清零脉冲四位并入 - 串出的左移寄存器初始状态： 设A3A2A1A0 1011在存数脉冲作用下， Q3Q2Q1Q0 1011 。D0 0D1 Q0D2 Q1D3 Q2下面将重点讨论蓝颜色电路移位寄存器的工作原理。QQDQQDQQDQQD移位脉冲CP0串行输出3210第8页，共119页，2022年，5月20日，19点1分，星期三8D0 0D1 Q0D2 Q1D3 Q2QQDQQDQQDQQD移位脉冲CP0串行输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0

5、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态 Q3Q2Q1Q0 1011用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001第9页，共119页，2022年，5月20日，19点1分，星期三9四位串入 - 串出的左移寄存器：D0 LD1 Q0D2 Q1D3 Q2四位串入 - 串出的右移寄存器：D1 Q2D2 Q3D3 RD0 Q1双向移位寄存器的构成：只要设置一个控制端S，当S0 时左移；而当S1时右移即可。集成组件 电路74LS194就是这样的多功能移位寄存器。QQDQQDQQDQQ

6、DCP串行输出3210串行输入LQDQQ3DQDQDCP串行输出Q1Q2Q0串行输入R第10页，共119页，2022年，5月20日，19点1分，星期三10用JK触发器构成的移位寄存器JK触发器构成D触发器第11页，共119页，2022年，5月20日，19点1分，星期三114位双向移位寄存器74LS194A的逻辑图第12页，共119页，2022年，5月20日，19点1分，星期三12第13页，共119页，2022年，5月20日，19点1分，星期三13011110 00 11 01 1直接清零保 持右移(从QA向QD移动)左移(从QD向QA移动)并行输入 RDCPS1 S0功 能DSR右移串行输入D

7、SL左移串行输入0Q1Q3D2D1D0D2Q3Q74LS194RDCPS0S1SRDSLDD0 D1 D2D3并行输入VCCQ0Q1Q2Q3S1S0CPQ0Q1Q2Q3CPS1S0RDDSLD3D2D1D0DSRCLRGND74LS19415161413121110912345678DSLD3D2D1D0DSR第14页，共119页，2022年，5月20日，19点1分，星期三14第15页，共119页，2022年，5月20日，19点1分，星期三156.2.3 寄存器应用举例例1：数据传送方式变换电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1. 实现方法(1). 因为有7位并

8、行输入，故需使用两片74LS194；(2). 用最高位QD2作为它的串行输出端。第16页，共119页，2022年，5月20日，19点1分，星期三162. 具体电路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194 (1)74LS194 (2)第17页，共119页，2022年，5月20日，19点1分，星期三17寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式0 D0 D1 D2 D3 D4 D5

9、D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入 ( S1S0=11)并行输入 ( S1S0=11)右移 ( S1S0=01)右移 ( S1S0=01)右移 ( S1S0=01)右移 ( S1S0=01)右移 ( S1S0=01)3.工作效果在电路中，“右移输入”端接 5V。第18页，共119页，2022年，5月20日，19点1分，星期三18例2：试说明下图电路逻辑功能,并指出t4时刻输出Y与

10、输入M、N的关系。2t1ttt1 t2 t3 t4t t1 t2 第19页，共119页，2022年，5月20日，19点1分，星期三193.74LS194四位双向移位寄存器1）框图控制方式选择Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S074LS194右移送数端左移送数端异步清零并行数据输入并行数据输出移位时钟第20页，共119页，2022年，5月20日，19点1分，星期三202）工作方式控制S1 S0 RD CP 工作方式0 0 1 保持0 1 1 右移（ DIL= ）1 0 1 左移（ DIR= ）1 1 1 并行加载 0 异步清零第21页，共119页，2022年，5月20日，19

11、点1分，星期三213）功能这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种功能。第22页，共119页，2022年，5月20日，19点1分，星期三224）用74194实现左移、右移及并行加载。CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL数据011右移串出第23页，共119页，2022年，5月20日，19点1分，星期三23CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL 数据101左移串出第24页，共119页，2022年，5月20日，19点1分，星期三24CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DI

12、L 111并行加载（4位并行数据输入）第25页，共119页，2022年，5月20日，19点1分，星期三25三. 移位寄存器型计数器1.环型计数器（M = N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 1000010000010010有效循环该电路为一四进制计器第26页，共119页，2022年，5月20日，19点1分，星期三26110001101001001111011110101101111010000001011111无效循环不能自启动！1000010000010010有效循环Q0Q1Q2Q3 第27页，共119页，2022年，5月20日，19点1分，星期三27例：用环型

13、计数器构成顺序脉冲 发生器。（环型计数器本身就是一个顺序脉冲发生器。）D1 Q1D2 Q2D3 Q3D0 Q0CP部件1部件2部件3部件410000100001 00001第28页，共119页，2022年，5月20日，19点1分，星期三28123CP41234Q0Q1Q2Q3第29页，共119页，2022年，5月20日，19点1分，星期三29Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL11CP1 0 0 0用74194构成环型计数器： 有 N种有效状态,有 2N - N种无效状态，无自启动能力。四进制计数器第30页，共119页，2022年，5月20日，19点1分，星期三3

14、0Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL11CP0 1 1 1Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL111 1 1 1预置单脉冲例：用74194构成广告流水灯电路。第31页，共119页，2022年，5月20日，19点1分，星期三31例：用74194构成 M = ?的计数器。Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL11CP1 0 0 0M=3第32页，共119页，2022年，5月20日，19点1分，星期三322.扭环型计数器（M = 2N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 0

15、0001000000100111100111001111111有效循环此为循环码2N进制计数器第33页，共119页，2022年，5月20日，19点1分，星期三3300101001010110110100101001101101无效循环 有 2N种有效状态，有 2N -2N种无效状态，无自启动能力。Q0Q1Q2Q3 00001000000100111100111001111111有效循环此为循环码第34页，共119页，2022年，5月20日，19点1分，星期三34用74194构成扭环型计数器：Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL01CP 1第35页，共1

16、19页，2022年，5月20日，19点1分，星期三35例. M=?Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL01CP 1M=6第36页，共119页，2022年，5月20日，19点1分，星期三36例2. M=？01Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL 1清零M=14第37页，共119页，2022年，5月20日，19点1分，星期三37例3. M=?Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CP &Q0Q1Q2Q3 00001000

17、000100111100111001111111M=7第38页，共119页，2022年，5月20日，19点1分，星期三38集成移位寄存器简介74LS194、74LS198、74LS299，等。并行输入并行输出 ( 双向 )并行输入串行输出 74LS165、74LS166，等。串行输入并行输出 74LS164，等。串行输入串行输出 74LS91，等。第39页，共119页，2022年，5月20日，19点1分，星期三39作业P1745.6第40页，共119页，2022年，5月20日，19点1分，星期三40电子技术 第六章 时序逻辑电路数字电路部分(第二十讲 计数器)第41页，共119页，2022年，

18、5月20日，19点1分，星期三41 第二十讲 计数器课题：二进制计数器课时安排：重点：集成计数器二进制计数器难点：74161、74193、74191的功能及特点 教学目标：使同学学会看功能表，理解同步加、减法计数器的构成规律，理解异步与同步工作的区别，熟练掌握同步二进制计数器74161、74191、74193的功能和特点教学过程： 一、概述 二、二进制计数器的构成规律 三、MSI计数器 1、74161 2、74191 3、74193第42页，共119页，2022年，5月20日，19点1分，星期三42计数器的分类（2）按数字的增减趋势（1）按计数进制（3）按是否由同一计数脉冲控制计数器主要用于对

19、时钟脉冲计数，分频、定时的时序电路二进制计数器非二进制计数器进制计数器加法计数器减法计数器可逆计数器同步计数器异步计数器第43页，共119页，2022年，5月20日，19点1分，星期三43一、二进制计数器1二进制异步计数器 （1）四位二进制异步加法计数器工作原理： 4个JK触发器都接成T触发器。 每当Q2由1变0，FF3向相反的状态翻转一次。 每来一个CP的下降沿时，FF0向相反的状态翻转一次； 每当Q0由1变0，FF1向相反的状态翻转一次； 每当Q1由1变0，FF2向相反的状态翻转一次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR

20、计数脉冲清零脉冲QQQQ第44页，共119页，2022年，5月20日，19点1分，星期三44用“观察法”作出该电路的时序波形图和状态图。由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。第45页，共119页，2022年，5月20日，19点1分，星期三45（2）四位二进制异步减法计数器用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。工作原理：D触发器也都接成T触发器。 由于是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。第46页，共119页，2

21、022年，5月20日，19点1分，星期三46二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。 第47页，共119页，2022年，5月20日，19点1分，星期三472二进制同步计数器（1）二进制同步加法计数器 由于该计数器的翻转规律性较强，只需用“观察法”就可设计出电路： 因为是“同步”方式，所以将所有触发器的CP端连在一起，接计数脉冲。 然后分析状态图。若用JK触发器实现，选择适当的JK信号。第48页，共119页，2022年，5月20日，

22、19点1分，星期三48分析状态图可见：FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选J1=K1= Q0 。FF2：当Q0Q1=1时， 来一个CP，向相反的状态翻转一次。所以选J2=K2= Q0Q1FF3： 当Q0Q1Q3=1时， 来一个CP，向相反的状态翻转一次。所以选J3=K3= Q0Q1Q3第49页，共119页，2022年，5月20日，19点1分，星期三49（2）二进制同步减法计数器 分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为： 将加法计数器和减法计数器合并起来，并引入一加

23、/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为：就构成了4位二进制同步减法计数器。（3）二进制同步可逆计数器第50页，共119页，2022年，5月20日，19点1分，星期三50 当控制信号X=1时，FF1FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。二进制同步可逆计数器的逻辑图： 当控制信号X=0时，FF1FF3中的各J、K端分别与低位各触发器的 端相连，作减法计数。实现了可逆计数器的功能。第51页，共119页，2022年，5月20日，19点1分，星期三513集成二进制计数器举例 （1）4位二进制同步加法计数器74161第52页，共119页，2022年，5月

24、20日，19点1分，星期三52 异步清零。74161具有以下功能： 计数。 同步并行预置数。RCO为进位输出端。 保持。第53页，共119页，2022年，5月20日，19点1分，星期三53第54页，共119页，2022年，5月20日，19点1分，星期三54（2）4位二进制同步可逆计数器74191第55页，共119页，2022年，5月20日，19点1分，星期三55 第二十一讲 十进制计数器；N进制计数器课题：十进制计数器；N进制计数器课时安排：重点： N进制计数器的获得难点：二-五-十进制计数器构成不同编码的十进制计数器教学目标：使同学掌握MSI计数器的级联及大容量N进制计数器的实现方法，教学过

25、程： 一、十进制计数器 1、同步十进制加法计数器 2、异步十进制加法计数器 3、集成十进制计数器 （1）同步十进制加法计数器74160 （2）二五十进制异步计数器74290 二、集成计数器应用 1、计数器级联 （1）、同步级联 （2）、异步级联 （3）、以计数器输出端做为进位/借位输出进行级联 2、用M进制集成计数器构成N进制计数器 （1）NM第56页，共119页，2022年，5月20日，19点1分，星期三56二、非二进制计数器N进制计数器又称模N计数器。当N=2n时，就是前面讨论的n位二进制计数器；当N2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。第57页，共119页，2

26、022年，5月20日，19点1分，星期三571 8421BCD码同步十进制加法计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：第58页，共119页，2022年，5月20日，19点1分，星期三58 然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（2）转换成次态方程： 先写出JK触发器的特性方程:第59页，共119页，2022年，5月20日，19点1分，星期三59（3）作状态转换表。 设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表如表所示。第60页，共119页，2022年，5月20日，19点1分，星期三60（4）作状态图及时

27、序图。第61页，共119页，2022年，5月20日，19点1分，星期三61（5）检查电路能否自启动 用同样的分析的方法分别求出6种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。 由于电路中有4个触发器，它们的状态组合共有16种。而在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。 当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。第62页，共119页，2022年，5月20日，19点1分，星期三6228421BCD码异步十进制加法计数器CP2=Q1 （当FF1的Q1由10时，Q2才可能

28、改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1）写出各逻辑方程式。 时钟方程： CP0=CP （时钟脉冲源的下降沿触发。）CP1=Q0 （当FF0的Q0由10时，Q1才可能改变状态。)CP3=Q0 （当FF0的Q0由10时，Q3才可能改变状态)第63页，共119页，2022年，5月20日，19点1分，星期三63各触发器的驱动方程：第64页，共119页，2022年，5月20日，19点1分，星期三64（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（CP由10时此式有效） （Q0由10时此式有效） （Q1由10时此式有效） （Q0由10时此式有效） 第65

29、页，共119页，2022年，5月20日，19点1分，星期三65 （3）作状态转换表。设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。第66页，共119页，2022年，5月20日，19点1分，星期三663十进制集成计数器举例（1）8421BCD码同步加法计数器74160第67页，共119页，2022年，5月20日，19点1分，星期三67 异步清零。74161具有以下功能： 计数。 同步并行预置数。RCO为进位输出端。 保持。第68页，共119页，2022年，5月20日，19点1分，星期三68（2）二五十进制异步加法计数器74290二进制计数器的时钟输入端为CP1，输出端为

30、Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0Q3作输出端，则为8421BCD码十进制计数器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR第69页，共119页，2022年，5月20日，19点1分，星期三69 74290的功能： 异步清零。 计数。 异步置数（置9）。 第70页，共119页，2022年，5月20日，19点1分，星期三70三、集成计数器的应用（1）

31、同步级联例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为1616=256。1计数器的级联第71页，共119页，2022年，5月20日，19点1分，星期三71（2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。第72页，共119页，2022年，5月20日，19点1分，星期三72（3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q 产生一个进位/借位。例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。(模为1010

32、=100)3Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q第73页，共119页，2022年，5月20日，19点1分，星期三73第二十二讲 任意进制计数器；顺序脉冲发生器；序列信号发生器课题：任意进制计数器；顺序脉冲发生器；序列信号发生器课时安排：重点： N进制计数器的获得难点：用异步清零和异步置数法构成N进制计数器时的过渡状态教学目标：使同学掌握MSI计数器的级联及大容量N进制计数器的实现方法，初步理解用

33、MSI进行时序逻辑电路的设计;了解顺序脉冲发生器；了解序列信号发生器教学过程： 一、用M进制集成计数器构成N进制计数器 1、NM （1）用整体清零法或置数法 （2）乘数法 二、顺序脉冲发生器 1、移位型脉冲计数器 2、计数器加译码器 三、序列信号发生器第74页，共119页，2022年，5月20日，19点1分，星期三742组成任意进制计数器（1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器74160和与非门组成的6进制计数器。第75页，共119页，2022年，5月20日，19点1分，星期三75（2）同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器

34、74163和与非门组成的6进制计数器。第76页，共119页，2022年，5月20日，19点1分，星期三76（3）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。第77页，共119页，2022年，5月20日，19点1分，星期三77（4）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器74160和与非门组成的7进制计数器。第78页，共119页，2022年，5月20日，19点1分，星期三78例 用74160组成48进制计数器。 先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了4

35、8进制计数器。解：因为N48，而74160为模10计数器，所以要用两片74160构成此计数器。第79页，共119页，2022年，5月20日，19点1分，星期三793组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。例 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。第80页，共119页，2022年，5月20日，19点1分，星期三804组成序

36、列信号发生器序列信号在时钟脉冲作用下产生的一串周期性的二进制信号。例：用74161及门电路构成序列信号发生器。 其中74161与G1构成了一个模5计数器。 ，因此，这是一个01010序列信号发生器，序列长度P=5。第81页，共119页，2022年，5月20日，19点1分，星期三81 例 试用计数器74161和数据选择器设计一个01100011序列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。第82页，共119页，2022年，5月20日，19点1分，星期三825组成脉冲分配器第83页，共119页，2022年，5月20日

37、，19点1分，星期三835.4 计数器的设计 计数器的设计方法很多，大抵可分为两类：一是根据要求用触发器构成，再就是利用具有特定功能的中规模集成组件适当连接而成。5.4.1 利用触发器设计某计数电路举例说明其设计步骤。 例：数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕组以 AAB B BC C CA再回到A的顺序循环通电，试设计一个电路实现之。第84页，共119页，2022年，5月20日，19点1分，星期三84设计步骤(分7步)如下：(1) 根据任务要求，确定计数器的模数和所需的触发器个数。本任务所需计数器的模数为 6 ，所以触发器的个数为 3 。(2) 确定

38、触发器的类型。最常用的触发器有 D触发器和JK触发器，本任务中选用JK触发器。001011010110100101(3) 列写状态转换表或转换图。用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组A、B、C，并以“1”表示通电，“0”表示不通电。以QCQBQA 为序排列：第85页，共119页，2022年，5月20日，19点1分，星期三85(4) 根据所选触发器的激励表，确定各个触发器在状态转换时对控制端的电平要求。J K Qn Q n+1JK触发器的功能表 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0

39、Q n Q n+1 J KJK触发器的驱动表0 0 0 X0 1 1 X1 0 X 11 1 X 0 注意：“X”表示可“0”可“1”。第86页，共119页，2022年，5月20日，19点1分，星期三86 QC QB QA QC QB QA JC KC JB KB JA KA 原 状 态 下 状 态 对各控制端的电平要求, 0 0 1 0 1 1 0 X 1 X X 0 0 1 1 0 1 0 0 X X 0 X 1 0 1 0 1 1 0 1 X X 0 0 X 1 1 0 1 0 0 X 0 X 1 0 X 1 0 0 1 0 1 X 0 0 X 1 X 1 0 1 0 0 1 X 1 0

40、 X X 0步进电动机绕组通电激励表(5) 写出各个控制端的逻辑表达式。JC = QA KC = QA JB = QC KB = QC JA = QB KA = QB 第87页，共119页，2022年，5月20日，19点1分，星期三87RDQCQCJCKCQBQBJBKBJAQAQAKARDSD预置数计数脉冲CP(6) 画出计数器的逻辑电路图。(7) 检验该计数电路能否自动启动。本计数电路有三个触发器，可有八个状态组合，可是只用去六个，尚有两 个未利用，因此需要检验一下，若不能自行启动要进行修改。第88页，共119页，2022年，5月20日，19点1分，星期三885.4.2 利用集成功能组件设

41、计计数电路一、中规模计数器组件介绍及其应用1. 二 - 五 - 十进制计数器 74LS9074LS90 内部含有两个独立的 计数电路：一个是模 2 计数器(CPA为其时钟，QA为其输出端)，另一个是模 5 计数器(CPB为其时钟，QDQCQB为其输出端)。外部时钟CP是先送到CPA还 是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。(1) 74LS90的结构和工作原理简介第89页，共119页，2022年，5月20日，19点1分，星期三89QCQAJKQBJKJKQDQDJKCPACPBR 0(1)R 0(2)R 9(2)R 9(1)QAQBQCQD74LS 90原理电路图 第9

42、0页，共119页，2022年，5月20日，19点1分，星期三90CPACPBR 0(1)R 0(2)R 9(2)R 9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)CPBCPA74LS9074LS 90管脚分布图第91页，共119页，2022年，5月20日，19点1分，星期三91CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90R 0(1) R 0(2) R 9(1) R 9(2) QD QC QB QA X X 1 1 1 0 0 1 1 1 0 X 0 0

43、 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态74LS 90功能表归纳：1. 74LS 90在“计数状态”或“清零状态”时，均要求R 9(1)和R 9(2)中至少有一个必须为“0”。2. 只有在R0(1)和R0(2)同时为 “1”时，它才进入“清零状态”；否则 它必定处于“计数状态”。 第92页，共119页，2022年，5月20日，19点1分，星期三92情况一：计数时钟先进入CPA时的计数编码。CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA

44、 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接方式形成 8421 码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进 制数第93页，共119页，2022年，5月20日，19点1分，星期三93情况 二： 计数时钟先进入CPB时的计数编码。CPAC

45、PQA2CPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方式形成 5421 码。 0 0 0 0 QA QD QC QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进

46、 制数第94页，共119页，2022年，5月20日，19点1分，星期三94例1：构成BCD码六进制计数器。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90方法：令 R0(1) = QB ， R0(2) = QCCP(2) 74LS90的应用QD QC QB QA0 0 0 0 00 0 0 1 1 0 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 5 0110 0000第95页，共119页，2022年，5月20日，19点1分，星期三95CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP讨论：下

47、述接法行不行 ? 错在何处 ?注意：输出端不可相互短路 ！CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP&第96页，共119页，2022年，5月20日，19点1分，星期三96 例2：用两片74LS 90构成 36 进制8421码计数器。QD QC QB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进 制数问题分析：从右面的状态转换表 中可以看到：个位片的 QD可以给十

48、位片提供计数脉冲信号。1. 如何解决片间进位问题 ？2. 如何满足“ 36 进制 ”的要求？当出现 (0011 011036)状态时，个位十位同时清零。第97页，共119页，2022年，5月20日，19点1分，星期三97CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(十位)CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS 90(个位)&CP 用两片74LS 90构成 36 进制8421码计数器第98页，共119页，2022年，5月20日，19点1分，星期三98例3：用74LS 90构成 5421 码的六进制计数器。

49、 0 0 0 0 0 QA QD QC QB 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进 制数至此结束在此状态下清零异步清零，此状态出现时间极短，不能计入计数循环。CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数 脉冲第99页，共119页，2022年，5月20日，19点1分，星期三998421码制下： 在QDQCQBQA 0110 时清零同为六进制计数器，两种码制不同接法的比较：5421

50、码制下：在QAQDQCQB 1001 时清零CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数 脉冲CPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数 脉冲第100页，共119页，2022年，5月20日，19点1分，星期三1002. 四位二进制同步计数器 74LS163前面所讲述的74LS 90其清零方式通常称为“ 异步清零 ”，即只要 Q 0(1) = Q 0(2) = 1，不管有无时钟信号，输出端立即为 0；而且它的计数方式是异步的，即CP不是同时送 到每个触发器。下面将要讲述的74LS163，不但

51、 计数方式是同步的，而且它的清零方式 也是同步的：即使控制端CLR0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是“ 同步清零 ”的含义。第101页，共119页，2022年，5月20日，19点1分，星期三10116151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进 位输出 允许允许GND时钟清除输出数据输入置入74LS16374LS 163 管脚图(1) 74LS163 的介绍第102页，共119页，2022年，5月20日，19点1分，星期三102TPRCABCDQBQ

52、CQDQALOADCLR74LS16374LS163功能表1 1 1 1 计 数0 1 1 1 X 保 持 1 0 1 1 X 保持 ( RC=0 ) X X 0 1 并 行 输 入X X X 0 清 零P T LOAD CLR CP 功 能 第103页，共119页，2022年，5月20日，19点1分，星期三103清除置入ABCD时钟允许 P允许 TQAQBQCQD串行进 位输出输出数据 输入第104页，共119页，2022年，5月20日，19点1分，星期三104例1：用一片74LS163构成六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0

53、 00 1 0 1六个 稳态准备清零： 使 CLR 0TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP(2) 74LS163 的应用第105页，共119页，2022年，5月20日，19点1分，星期三105在QDQCQBQA 0110 时立即清零 。比较 用74LS 90与用74LS 163构成六进制计数器:在QDQCQBQA 0101 时 准备清零 。TPRCABCDQBQCQDQALOADCLR74LS163&+5VCPCPACPBQAQDQBQCR 9(2)R 9(1)R 0(2)R 0(1)74LS90CP计数 脉冲第106页，共119页，2022年，5月20日，

54、19点1分，星期三106例2：用74LS163构成二十四进制计数器。(1). 需要两片74LS163；(2). 为了提高运算速度，使用同步计数方式。TPRCABCDQBQCQDQALOADCLR74LS163TPRCABCDQBQCQDQALOADCLR74LS163+5V+5V, , , , CPCLR 应该在 QDQCQBQA QDQCQBQA 0001 0111 时准备清零。, , , , QDQCQBQA QDQCQBQA , , , ,CLR =第107页，共119页，2022年，5月20日，19点1分，星期三1075.5 计数器的应用举例 例1：数字频率计原理电路的设计。清零计数1 秒钟显示第108页，共119页，20