存储器和io扩展

1、存储器和io扩展一、ROM类作程序存储器的扩展二、RAM类作数据存储器的扩展三、程序和数据存储器混合扩展四、存储器与I/O 口综合扩展五、选片方法 1、线选法 2、译码法六、掌握上述各类芯片的扩展方法本专题重点讲授内容及要求存储器和io扩展7.1 概 述7.2 外部程序存储器的扩展 7.3 外部数据存储器的扩展 7.4 外部数据存储器和外部程序存储器的综合扩展第七章 MCS-51单片机系统扩展存储器和io扩展7.1 概 述7.1.1 MCS-51单片机外部扩展总线7.1.2 地址锁存器7.1.3 地址译码器及地址译码技术存储器和io扩展71 概 述 在组成单片机应用系统时: 首先遇到的问题就是

2、存储器的扩展。单片机内部设置的存储器一般容量较小，满足不了实际需要，因此需要配置外部存储器，包括程序存储器和数据存储器。 其次要解决的问题是I/O口的扩展。 当外围设备较多时，仅有的几个内部I/O接口就不够用，在大多数应用系统中，MCS-51单片机都需要扩展输入/输出接口芯片，有时还需要扩展定时器、串行口、数模转换器(D/A)和模数转换器(A/D)以满足实际需要。 存储器和io扩展正常扩展的最大范围程序存储器： 8031 64KB 8051/8751 60KB数据存储器/I/O口： 64KB但应用中不一定最大范围扩展存储器和io扩展扩展 方法1、根据单片机的型号和应用系统的要求 确定扩展存储器

3、的类型、容量或I/O口的类型 包括芯片的类型、个数、容量、特点、要求2、确定作程序存储器 /PSEN 数据存储器 /RD、/WR 混合存储器 /RD./PSEN3、进行地址统筹，为各器件分配地址4、根据位扩展、字扩展，确定片选方式5、如何与三总线连接？存储器和io扩展半导体存储器的分类半导体存储器Flash ROMEEPROMEPROMROMROMROMROM可擦除可编程掩膜动态静态型双极型MOSRAMSRAMDRAM按读写方式分类存储器和io扩展半导体存储器的基本结构E 矩阵存储体E 译码驱动器E 读写电路E 地址总线E 数据总线 控制总线 电源线译码驱动器矩阵存储体读写电路DBAB片选线读

4、写控制线 存储器或I/O口要与CPU相连，除了要有三总线外，还要有片选信号，CPU通过指令和指令中的地址，产生该地址所在芯片的片选信号，只有被选中的芯片， CPU才能对它进行读写操作。新概念存储器和io扩展I/O接口分类1、可编程接口/不可编程接口2、串行接口/并行接口3、定时/计数器4、模/数、数/模转换器存储器和io扩展I/O接口的基本结构I/O接口DBAB片选线读写控制线联络线CB存储器和io扩展 MCS-51系列单片机芯片均为40个引脚，HMOS工艺制造的芯片采用双列直插式封装（DIP）。 本节主要介绍引脚功能和引脚功能的复用。MCS-51单片机的引脚功能存储器和io扩展1、电源引脚V

5、ss和Vcc Vss为电压接地端，Vcc为+5V电源端。2、时钟电路引脚XTAL1和XTAL2 XTAL1和XTAL2是外接晶体引线端。当芯片使用内部时钟时，用于外接石英晶体和电容；当用外部时钟时，用于接外部时钟脉冲信号。引脚功能3、控制信号引脚，具体功能见P50页。 ALE 地址锁存控制信号。 PSEN 片外片外程序存储器选通信号，低电平有效。 EA 访问外部程序存储器的控制信号，低电平有效 RST 复位信号，高电平有效。 存储器和io扩展4、I/O（输入/输出）端口（Port）P0、P1、P2、P3 P0口是一个漏级开路的8位双向I/O口。在访问外存储器时，P0分时提供低8位地址线和8位双

6、向数据线。 当不接外存储器或不扩展I/O口时，P0口可作为一个通用输入输出接口。 P1口是一个带内部上拉电阻的准双向口。P1口只能做通用输入输出口。 P2口是一个带内部上拉电阻的准双向口。在访问外部存储器只输出高8位地址。 P3口为双功能口，除了作为一般的准双响通用接口外，每个引脚还有特殊的功能。存储器和io扩展引脚信号的第二功能P3.0 RxD 串行数据接受P3.1 TxD 串行数据发送P3.2 INT0 外部中断0申请P3.3 INT1 外部中断1申请P3.4 T0 定时器/计数器0计数输入P3.5 T1 定时器/计数器1计数输入P3.6 WR 外部RAM或I/O口写选通P3.7 RD 外

7、部RAM或I/O口读选通P3口线的第二功能存储器和io扩展7.1.1 MCS-51单片机外部扩展总线1、 MCS-51单片机对外扩展三总线存储器和io扩展 访问存储器的时序 访问程序存储器的时序如图2-19所示。图2-19 片外ROM读时序P0口什么时间是数据总线？什么时间是地址总线的低8位，为什么外加锁存器？存储器和io扩展 访问外部数据存储器或I/O口的时序如图2-20图2-20 片外RAM读时序存储器和io扩展7.1.2 地址锁存器 MCS-51单片机的P0口是分时复用的地址/数据总线，因此在进行程序存储器扩展时，必须利用地址锁存器将地址信号锁存起来 。存储器和io扩展接ALE接地P0.

8、0P0.7A0A7存储器和io扩展 2）地址译码法（用译码器对片外地址线进行译码产生片选信号）1）线选法 （用片外单根地址线做片选信号）7.1.3 地址译码器及地址译码技术 地址译码器1）74LS1382）74LS1392. 地址译码技术存储器和io扩展 地址译码器图7-4 74LS138引脚图 图7-5 74LS139引脚图 存储器和io扩展表7-1 74LS138功能表1111111111111111111111111100111111111100110111111011001110111111010011110111100100111110111110001111110110100011

9、111110110000111111110000001Y7Y6Y5Y4Y3Y2Y1Y0ABCG2BG2AG1使能输入选择输入输出输入注：表中输入端，“1”表示高电平，“0”表示低电平，“”表示任意电平。输出端，“1” 存储器和io扩展表7-2 74LS139功能表111110111110101101011011001110000Y3Y2Y1Y0ABG使能输入选择输入输出输入存储器和io扩展 2）地址译码法1）线选法2. 地址译码技术 地址译码技术的核心就是如何产生片选信号，也就是片选技术。具体的方法有两种： 掌握片选技术是系统扩展的关键，因此，首先要弄懂以下几个问题：存储器和io扩展分清片内地

10、址线与片外地址线（容量）要扩展的芯片个数，统筹考虑分配地址分清程序存储器和数据存储器或I/O口同类存储器防止地址重合用片外地址线进行片选，被选中的芯片才能与CPU 进行读/写操作。扩展中的片选技术 难点存储器和io扩展 地址译码技术举例1) 线选法例71表7-3 例7-1的地址分配表外围器件地址选择线（A15A0）片内地址单元数地址分配61161 1 1 1 0 2K0F000H0F7FFH82551 1 1 0 1 1 1 1 1 1 1 1 1 1 40EFFCH0EFFFH8155RAM1 1 0 1 1 1 1 0 2560DE00H0DEFFHI/O1 1 0 1 1 1 1 1 1

11、 1 1 1 1 60DFF8H0DFFDH08321 0 1 1 1 1 1 1 1 1 1 1 1 1 1 110BFFFH82530 1 1 1 1 1 1 1 1 1 1 1 1 1 47FFCH7FFFH存储器和io扩展线选法图76 线选法地址译码存储器和io扩展2）地址译码法 例72外围器件地址选择线（A15A0）片内地址单元数地址编码62640 0 0 8K0000H1FFFH82550 0 1 1 1 1 1 1 1 1 1 1 1 1 43FFCH3FFFH8155RAM0 1 0 1 1 1 1 0 2565E00H5EFFHI/O0 1 0 1 1 1 1 1 1 1 1

12、 1 1 65FF8H5FFDH08320 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 17FFFH82531 0 0 1 1 1 1 1 1 1 1 1 1 1 49FFCH9FFFH存储器和io扩展译码法0000H1FFFH 2000H3FFFH8000H9FFFH6000H7FFFH4000H5FFFH图77 地址译码法实例存储器和io扩展721 外部程序存储器的扩展原理 722 EPROM扩展电路 72 外部程序存储器的扩展存储器和io扩展721 外部程序存储器的扩展原理硬件电路如图7-8所示。MCS-51单片机访问外部程序存储器所使用的控制信号有：ALE：低8位地址锁

13、存控制信号PSEN：外部程序存储器“读取”控制信号 P0MCS-51 ALE P2 PSEN锁存器高八位地址低八位地址指令 EPROM/EEPROM 地址OE图78MCS-51单片机程序存储器的扩展存储器和io扩展访问片外程序存储器的时序存储器和io扩展722EPROM扩展电路 1常用EPROM芯片介绍 存储器和io扩展2、扩展电路实例扩展两片EPROM27256扩展两片EPROM2764扩展一片EPROM2732A线选法存储器和io扩展bit扩展一片EPROM2732A0000H0FFFH存储器和io扩展bitbit扩展两片272560000H7FFFH8000H0FFFFH存储器和io扩展

14、/CE/OE/PGMVPPD0D7方式001+5V输出读1+5V高阻维持010VPP输入编程001VPP输出编程校验1VPP高阻编程禁止2764 工作方式真值表注：VPP为编程脉冲，可以为 +5V,+12.5v,+21V,+25V等EPROM 2764程序存储器存储器和io扩展线选27648KB74LS3731885D7D0Q7Q0PSENALEP0P2P2.58031EAA0 A12D0D7OECE2764 IC1A0 A12D0D7OECE2764 IC20000H1FFFH2000H3FFFHA0A7 P2.4P2.3P2.2P2.1P2.0GOE存储器和io扩展A15A14A13A12

15、A11A10A9A8A7A0P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P000000000XX1111111IC1IC2存储器000B 010B100B 110B 0000H 、4000H、8000H 、C000H 1FFFH、5FFFH、 9FFFH、DFFFH XX111111110000000001B 011B101B 111B 2000H、 6000H、A000H、E000H 3FFFH、7FFFH、 BFFFH、FFFFH 地址空间地址段不惟一存储器和io扩展 外部数据存储器的扩展原理 732 静态RAM扩展 732 动态RAM扩展（略）73 外部数据存储器的扩

16、展存储器和io扩展外部数据存储器的扩展方法原理 P0口为RAM的复用地址/数据总线， P2口的三根线用于对RAM进行页面寻址。 在对外部RAM读/写期间，CPU产生/RD/WR信号。P1 P0 ALE 8031 P2 P3RDWR锁存器数据 地址 RAM (2K8) WE OE 存储器和io扩展访问片外数据存储器/I/O口的时序存储器和io扩展 731 静态RAM扩展 扩展两片SRAM6264线选法译码法存储器和io扩展6264引脚图和工作方式存储器和io扩展线选62648KB+5V74LS3731885RDALEP0P2P2.58031EAA0 A12D0D7OECE16264 IC1A0

17、A12D0D7OECE16264 IC20000H1FFFH2000H3FFFHA0A7 P2.4P2.3P2.2P2.1P2.0WEWEWRCE2CE2+5VD7D0Q7Q0GOE存储器和io扩展地址空间地址段不惟一A15A14A13A12A11A10A9A8A7A0P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P000000000XX1111111IC1IC2存储器000B 010B100B 110B 0000H 、4000H、8000H 、C000H 1FFFH、5FFFH、 9FFFH、DFFFH XX111111110000000001B 011B101B 111B

18、 2000H、 6000H、A000H、E000H 3FFFH、7FFFH、 BFFFH、FFFFH 片外剩2根线，每片有4段地址段存储器和io扩展全译码片内13根片外3根6264 8KB2000H3FFFH74LS373885D7D0Q7Q0RDALEP0P2P2.58031EA0000H1FFFHA0A7 P2.4 P2.3P2.2P2.1P2.0GA0 A12D0D7OECE16264 IC2WEA0 A12D0D7OECE16264 IC1WEWRCBAG2AG2BG1Y7Y1Y0+5VP2.6P2.774LS138CE2+5VCE2+5VOE存储器和io扩展38译码器的其它输出端代表

19、的地址是什么？全译码各芯片地址惟一P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P000000000001111111IC1IC2000BY0CE0000H1FFFH00111111110000000001BY1CE2000H3FFFHA15A14A13A12A11A10A9A8A7A0存储器CBA存储器和io扩展 线选法选址 电路连接简单 地址空间利用率低 地址空间重叠严重 译码法选址 采用译码器电路 部分译码仍有重叠的地址空间 全译码地址空间利用率高，地址惟一线选法与译码法比较存储器和io扩展 1、存储器综合扩展原理 2、EPROM与静态RAM扩展 74 外部数据存储器和

20、程序存储器的综合扩展723 EEPROM扩展电路 存储器和io扩展程序、数据存储空间的综合 存储结构：哈佛结构，物理上两部分空间独立通过 /RD 和/PSEN区别程序、数据存储读操作 混合方法OERDPSEN&两个要点：1、OE=RD.PSEN2、混合存储器 即可执行MOVX 又可执行MOVC指令，即可读可写 要用RAM类芯片 或EEPROM类存储器和io扩展P1 P08031 ALE PSEN P2 P3RDWR锁存器数据 地址 RAM (2K8) WE OE &外部综合存储器的扩展存储器和io扩展同时扩展程序存储器和数据存储器的方法 SRAM 6116/6264数据存储器存储器和io扩展/

21、CE/OE-VPPD0D7方式00输出读1高阻维持0VPP输入编程00输出编程校验1VPP高阻编程禁止2732 工作方式真值表注：VPP为编程脉冲，可以为 +5V,+12.5v,+21V,+25V等 EPROM 2732程序存储器存储器和io扩展6264276461162732EPROM 与SRAM扩展焦点：片选信号的产生存储器和io扩展全译码2764与626474LS373885D7D0Q7Q0RDALEP0P2P2.58031EA0000H1FFFHA0A7 P2.4 P2.3P2.2P2.1P2.0GWRCBAG2AG2BGY7Y1Y0P2.6P2.774LS1380000H1FFFHP

22、SENA0 A12D0D7OECE16264WECE2A0 A12D0D7OECE2764+5V+5VOE存储器和io扩展1800H1FFFH二级译码2732611674LS373884D7D0Q7Q0RDALEP0P2P2.48031EA0000H0FFFH4KBA0A7 P2.3P2.2P2.1 P2.0GA0 A10D0D7OECE6116WEA0 A11D0D7OECE2732WRCBAG2AG2BGY7Y1Y0+5VP2.5P2.674LS1381000H17FFH2KBPSENP2.7P2.2P2.1P2.01P2.311OE存储器和io扩展全译码各芯片地址惟一A15G2AG2BP

23、2.6P2.5P2.4P2.3P2.2P2.1P2.0P00000000000111111IC12732IC261160000BY0CE0000H0FFFH00011111000000100010BY1+P2.3 CE1000H17FFHA14A13A12A11A10A9A8A7A0存储器CBA0001111100000111800H1FFFHY1+P2.3存储器和io扩展全译码2764与626474LS373885D7D0Q7Q0RDALEP0P2P2.58031EA0000H1FFFHA0A7 P2.4P2.3P2.2P2.1P2.0GWRCBAG2AG2BGY7Y1Y0P2.6P2.77

24、4LS1382000H3FFFHPSEN+5VOEA0 A12D0D7OECE16264 IC1WECE2+5VA0 A12D0D7OECE2764A0 A12D0D7OECE16264 IC2WECE2+5V&存储器和io扩展723 EEPROM扩展电路 图7-12 2817A管脚图bit存储器和io扩展表7-52817A工作方式选择(Vcc=+5V) 引脚方式CE(20)OE(22)WE(27)RDY/BUSY(1)输入/输出(1113)(1519)读VILVILVIH高阻DOUT维持VIH任意任意高阻高阻字节写入VILVIHVILVILDIN字节擦除字节写入之前自动擦除EEPROM 28

25、17A的特点是+5V电擦除在线读写。 其写的速度慢，且按字节写入，写入时间大约为16ms，其写操作如同静态RAM 的写操作一样。 其读的速度与EPROM只读速度相当,读出时间最大为250ns。存储器和io扩展编程实例 如果要将2817A的7F00H7FFFH范围内的256个单元依次写入0，1，0FFH，可运行下面的程序： ORG 0100H START: MOV DPTR,#7F00H；置地址指针初值 MOV A,#00H LOOP: MOVX DPTR,A ；将A的内容写至2817A中 WAIT: JNB P1.0,WAIT ； 一个字节未写完，循环等待 INC DPTR ； 指针加1 IN

26、CA ；A内容加1 CJNE A,#00,LOOP；未写完，继续 RET存储器和io扩展EEPROM2864A A0A12 地址线I/OI/O7 双向数据线CE片选线OE输出使能WE写入使能NC空脚图7142864A管脚配置存储器和io扩展bit存储器和io扩展表7-6 2864A工作方式选择 引脚 方式CE(20)OE(22)WE(27)I/O0I/O7(1113)(1519)维持VIL高阻读VIHVILVIHDOUT写VILVIH负脉冲DINDATA查询VILVILVIHDOUT2864A四种工作方式存储器和io扩展维持和读出方式：2864A的维持和读出方式与普通的EPROM或SRAM完全相同。写入方式：2864A提供了两种数据写入操作方式。字节写入和页面写入。 字节写入2864A的字节写入特性与前面介绍的2817A字节写入特性完全相同 。 页面写入为了提高写入速度，2864A片内设置了16字节的“页缓冲器”并将整个存储器阵列划分成512页，每页16字节。因此,页的区分可由地址的高9位（A4A12）来确定。地址线的低四位（A0A3）用以选择页缓冲器中的16个地址单元之一。 存储器和io扩展把数据写入2864A的存储单元可分成两步来完成