模拟实训第五讲

1、模拟实训第五讲第1页，共35页，2022年，5月20日，6点33分，星期四开始前 无需去背DRC规则文件任何时候都要有条理的存放文件第2页，共35页，2022年，5月20日，6点33分，星期四内容版图验证概述DRACULADRC设计规则检查LVS版图电路图比较 LPE版图寄生参数提取PRE寄生电阻提取实训第3页，共35页，2022年，5月20日，6点33分，星期四(1)为什么要版图验证版图设计中即使很微小的错误，会使制造的芯片报废制造一块掩膜版需要很高的费用芯片制造周期也很长为了降低成本、缩短流片时间必须保证制版数据准确无误必须进行版图验证采用专门的软件工具，对设计的版图进行验证是否符合设计规

2、则是否和电路图一致第4页，共35页，2022年，5月20日，6点33分，星期四(2)版图验证工具简介可以进行版图验证的工具主要有：Diva、Dracula、Calibre和AssuraDiva是一个与版图编辑器完全集成的交互式验证工具嵌入在Cadence的主题框架中在线验证，简单快捷但验证较为粗略Dracula验证系统目前是版图布局验证的标准运算能力强，能验证和提取较大电路使用不如Diva简便Calibre是Mentor公司开发的优秀工具同时具有Diva和Dracula的优点逐渐成为业界的选择第5页，共35页，2022年，5月20日，6点33分，星期四(3)版图验证流程第6页，共35页，202

3、2年，5月20日，6点33分，星期四内容版图验证概述DRACULADRC设计规则检查LVS版图电路图比较 LPE版图寄生参数提取PRE寄生电阻提取实训第7页，共35页，2022年，5月20日，6点33分，星期四(1)Dracula的具体功能DRC：版图设计规则检查对版图几何图形进行检查检测无效器件检测错误的注入类型、衬底偏置、电源和地连接等LVS：版图与电路图对比保证版图和电路图的一致性需预先提取版图和电路图的网表LPE：版图寄生参数提取计算和提取节点的固定电容、MOS管的栅极尺寸等以SPICE兼容的格式报告版图寄生参数PRE：寄生电阻的提取与LPE不同，PRE提取导线的寄生电阻和导线间的寄生

4、电容第8页，共35页，2022年，5月20日，6点33分，星期四(2)Dracula的交互窗口叫出Dracula界面DRC指令选项LVS指令选项LPE指令选项第9页，共35页，2022年，5月20日，6点33分，星期四(3)Dracula的输入输出数据.sp由schematic生成.gds由layout生成.drc .lvs .lpe .pre 由工艺厂商提供Setup获取数据显示错误第10页，共35页，2022年，5月20日，6点33分，星期四内容版图验证概述DRACULADRC设计规则检查LVS版图电路图比较 LPE版图寄生参数提取PRE寄生电阻提取实训第11页，共35页，2022年，5月

5、20日，6点33分，星期四(1)DRC前的准备工作建立用于存放数据文件的文件夹如：/home/lf/dracula/drc用于存放DRC验证产生的数据文件将Command files（DRC.drc LVS.lvs LPE.lpe）拷到对应的文件夹下录像运行Cadence，将版图转换为.gds文件放入/home/lf/dracula/gds文件夹录像修改DRC.drc文件将INDISK改为.gds文件的存放路径PRIMARY改为你的cell名称PRINTFILE改为你的cell名称录像第12页，共35页，2022年，5月20日，6点33分，星期四(2)使用Dracula进行DRC操作流程在命令

6、行下，进入drc目录(cd dracula/drc)运行PDRACULA(一定要大写)键入 /g DRC.drc(调入DRC规则文件)键入/f键入 ./ drc.log(运行过程存入drc.log)开始运行查看结果键入dtpad out_amplifier.sum查看DRC结果也可根据交互窗口的提示，在DRC.drc中找到对应表述修改错误反复直到修改完所有错误为止再进行一遍DRC检查（一定要再次导出.gds文件）录像第13页，共35页，2022年，5月20日，6点33分，星期四(3)常见DRC错误所有错误均可在规则文件（DRC.drc）中找到对应的解释覆盖面积错误（可以忽略）一铝间距错误（录像

7、）通孔间距错误（录像）通孔间距错误2（录像）有源区注入距离错误（录像）第14页，共35页，2022年，5月20日，6点33分，星期四内容版图验证概述DRACULADRC设计规则检查LVS版图电路图比较 LPE版图寄生参数提取PRE寄生电阻提取实训第15页，共35页，2022年，5月20日，6点33分，星期四(1)LVS前的准备工作建立用于存放LVS数据文件的文件夹LVS是将Schematic与Layout作对比运行Cadence，将电路原理图Schematic转换为网表文件（后缀可为.sp）放入/home/lf/dracula/lvs文件夹将Resistor Threshold Value从默

8、认的2000改为0，其余保持默认录像修改LVS.lvs文件将INDISK改为.gds文件的存放路径PRIMARY改为你的cell名称PRINTFILE改为你的cell名称录像Layout.gds Schematic .sp.gds VS .sp第16页，共35页，2022年，5月20日，6点33分，星期四(2)使用Dracula进行LVS操作流程在命令行下，进入lvs目录(cd dracula/lvs)运行LOGLVS(一定要大写)键入htv(生成dracula交互文件)键入cir amplifier.sp(调入前面生成的Schematic网表文件)键入con amplifier(网表的Cel

9、l名)键入x(退出)运行PDRACULA键入/g LVS.lvs n(调入LVS规则文件)键入/f键入./ lvs.log开始运行录像第17页，共35页，2022年，5月20日，6点33分，星期四(3)使用Dracula进行LVS(续)使用数据文档查看结果键入dtpad out_amplifier.lvs查看LVS结果根据其中的描述，找到对应的错误使用交互窗口查看结果录像修改错误后再进行LVS检查，直到正确为止第18页，共35页，2022年，5月20日，6点33分，星期四(4)常见LVS错误推荐打开out_amplifier.lvs查看错误PIN和LABLE的匹配错误（录像）MOS管模型名称错

10、误（录像）电容极板顺序错误修改后，一定要重新导出.gds或.sp文件LVS验证通过第19页，共35页，2022年，5月20日，6点33分，星期四内容版图验证概述DRACULADRC设计规则检查LVS版图电路图比较 LPE版图寄生参数提取PRE寄生电阻提取实训第20页，共35页，2022年，5月20日，6点33分，星期四(1)LPE前的准备工作建立用于存放LPE数据文件的文件夹，导出Schematic网表LPE提取过程分为三阶段LVS比对与器件匹配器件创建与提取输出SPICE格式文件LPENET.DAT修改LPE.lpe文件将INDISK改为.gds文件的存放路径PRIMARY改为你的cell名

11、称PRINTFILE改为你的cell名称录像第21页，共35页，2022年，5月20日，6点33分，星期四(2)使用Dracula进行LPE操作流程在命令行下，进入lpe目录(cd dracula/lpe)运行LOGLVS(一定要大写)键入cir amplifier.sp(调入Schematic网表文件)键入con amplifier(网表的Cell名)键入x(退出)运行PDRACULA键入/g LPE.lpe n(调入LPE规则文件)键入/f键入./ lpe.log开始运行第22页，共35页，2022年，5月20日，6点33分，星期四(3)使用Dracula进行LPE(续)使用数据文档查看结

12、果键入dtpad LPENET.DAT查看提取寄生参数后的网表录像LPENET.DAT是SPICE格式的文件提取了CMOS源、漏尺寸提取了各节点寄生电容（栅电容CGB 漏电容CDB 源电容CSB）AD: 漏扩散区面积 AS: 源扩散区面积 PD: 漏结的周长 PS: 源结的周长第23页，共35页，2022年，5月20日，6点33分，星期四内容版图验证概述DRACULADRC设计规则检查LVS版图电路图比较 LPE版图寄生参数提取PRE寄生电阻提取实训第24页，共35页，2022年，5月20日，6点33分，星期四(1)PRE前的准备工作建立用于存放PRE数据文件的文件夹导出Schematic网表

13、将Command files（PRE.pre）拷到该文件夹下PRE提取过程分为三阶段LVS比对与器件匹配线电容、电阻的创建与提取输出SPICE格式文件PRENET.DAT修改PRE.pre文件将INDISK改为.gds文件的存放路径PRIMARY改为你的cell名称PRINTFILE改为你的cell名称第25页，共35页，2022年，5月20日，6点33分，星期四(2)使用Dracula进行PRE操作流程在命令行下，进入pre目录(cd dracula/pre)运行LOGLVS(一定要大写)键入cir amplifier.sp(调入Schematic网表文件)键入con amplifier(网

14、表的Cell名)键入x(退出)运行PDRACULA键入/g PRE.pre n(调入LPE规则文件)键入/f键入./ pre.log开始运行第26页，共35页，2022年，5月20日，6点33分，星期四(3)PRENET.DAT第27页，共35页，2022年，5月20日，6点33分，星期四内容版图验证概述DRACULADRC设计规则检查LVS版图电路图比较 LPE版图寄生参数提取PRE寄生电阻提取实训第28页，共35页，2022年，5月20日，6点33分，星期四(1)两级运放的后仿以Lab2：两级CMOS运算放大器的设计为例掌握DRACULA的DRC、LVS、LPE使用方法更深入理解Lab4所

15、授版图回顾SPICE的用法对比前仿与后仿结果第29页，共35页，2022年，5月20日，6点33分，星期四(2)后仿网表的准备将PRENET.DAT更名为amp-aft.sp（前仿网表amp-pre.sp）做必要更改删除注释部分，仅保留器件描述更改VDD!与GND!为VDD、VSS添加库添加偏置管放入激励电源VDD与VSS直流偏置交流信号录像第30页，共35页，2022年，5月20日，6点33分，星期四(3)交流仿真在网表中添加控制语句 .AC DEC 100 1 1000 x .PRINT AC VP(VOUT) VDB(VOUT) .OPTION POST=2 NOMOD .OP仿真结果录

16、像第31页，共35页，2022年，5月20日，6点33分，星期四(4)摆率和建立时间按图示电路编写网表 VVIN VIN+ 0 PULSE -2.5 2.5 0N 1N 1N 5U 10U X1 VIN+ VOUT VOUT BIAS VDD VSS AMP .tran 10N 100U .option POST=2 NOMOD前仿结果建立时间 453ns摆率 SR+为11.6V/s SR-为-9.09V/s后仿结果建立时间 472ns摆率 SR+为11V/s SR-为-8.73V/s录像第32页，共35页，2022年，5月20日，6点33分，星期四(5)CMRR与PSRRCMRR仿真结果前仿 82.9dB后仿 82.9dBPSRR仿真结果前仿 PSRR+ =