晶振负载电容外匹配电容计算

1、对应MCU口STM32F103XX)、WiFi口AP6212、AP6XXX)或USBHUB(FE1.1S、GL850G)一般需外部提供时钟信号，需要外挂一颗晶振，,皿晶振负载电容定义晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容，是晶振要正常震荡所需要的电容。如果从石英晶体插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶体的负载电容。石英晶体的负载电容的定义如下式：其中：为晶体两个管脚之间的寄生电容（又名晶振静态电容或），在晶体的规格书上可以找到具体值，一般不等。如图二是某的电气参数，其寄生电容典型值是（在表格中采用的是）。ElectricalSpecificat

2、ionsParameterSymbConditionMinTypMaxUnitsFrequencyKangeFq3032,768100KLHzJ-requencyToleranceFtFoAT%寸1020ppmTemperature?ciTi-cientKKEFTO-0.042。口巳miingTemperatureToph-ED1(WCStorageTempefutureRn口群Tsro-20十7fJT：ShuntCapacitance(d0_S520MotionalCapacitanceClI24fFLoadCapacitanceCL-612.5Series图、某晶体的电气参数指的是晶体振荡

3、电路输入管脚到的总电容，其容值为以下三个部分的和。需加外晶振主芯片管脚芯到的寄生电容晶体震荡电路走线到到的寄生电容电路上外增加的并联到的外匹配电容CD指的是晶体振荡电路输入管脚到的总电容。容值为以下三个部分的和。需加外晶振主芯片管脚芯到的寄生电容晶体震荡电路走线到到的寄生电容，电路上外增加的并联到的外匹配电容图中标示出了，的的组成部分。图2晶体振荡电路的概要组成11晶体负载电容和频偏之间的关系loadcapacitance）主要影响负载谐振频率和等效负载谐振电,ic,12.5pF,16pF,20pF,30pF,；,3图3晶振误差一负载电容（负载电容）如图所示，如果晶振两端的等效电容与晶振标称的

4、负载电容存在差异时，晶振输出的谐振频率将与标称工作的工作频率产生一定偏差（又称之为频偏），所以合理匹配合适的外加电容使晶振两端的等效电容等于或接近负载电容显得十分重要。晶振负载电容外匹配电容C口及图3晶振误差一负载电容（负载电容）如图所示，如果晶振两端的等效电容与晶振标称的负载电容存在差异时，晶振输出的谐振频率将与标称工作的工作频率产生一定偏差（又称之为频偏），所以合理匹配合适的外加电容使晶振两端的等效电容等于或接近负载电容显得十分重要。晶振负载电容外匹配电容C口及CL2计算400200-300爰装电容（pF）52RD-.-com假设我们需要计算的电路参数如下所述。芯片管脚的输入电容如图三所示

5、，;所需要采用的晶体规格如图二所示，标称负载电容，晶体的寄生电容Table25-1InputCapacitanceCN56XXCN5020/CN500FInput(inpF)4,84点图尚累同我们可以得到下式:12.5p尸主Cq*C12.5p尸主Cq*CCg+0.85QF52RD.con88所以最终的计算结果如下：的计算过程类似晶体布线时都会要求晶体尽量靠近振荡电路，所以一般比较小，取号=号=12,5pF0.85pF=52RD.con例外情况：现在有很多芯片内部已经增加了补偿电容（），所以在设计的时候，只需要选按照芯片推荐的负载电容值的选择晶体即可，不需要额外再加电容。但是因为实际设计的寄生电路的不确定性，最好还是预留的位置。C=C,cypress的带RTC的nvsram,运的是，cypress4).,.在XOXI,对于CMOSM到数十M欧之间.很多芯片,.,.晶体旁边,.,.,经形成了，,.PF到数十PF,.:，.,0.5,:1、使晶口、外部电容器（如果有口与IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对EMC