大二下数字逻辑电路

1、加强硬件训练，提高系统能力 课程教学改革初探精讲多练，落到实处；设计工具，尽早引入讲课考试电子技术实验课和课堂教学综合穿插，便于消化吸收知识第4周，开展实验并介绍硬件描述语言彩灯实验全员参与，2人一组，尽早动手，第1316周集中实验，第15周安排检查，时间：15周周四（6月5日）下午1:00 - 成绩比例：503020彩灯闪烁创意无限 实验目的充分展示创意（创意自定）锻炼数字电路硬件设计能力锻炼使用可编程器件设计能力调动学习的积极性，培养创造性 为实现“有创意的彩灯闪烁”的目标，需要经过自主选题、资料查阅、电路设计、器件选择以及制板、焊接和调试等全过程。 20032010年：学生的设计方案：全

2、部用TTL器件实现或用GAL（中小规模可编程器件）和TTL混合实现 设计电路和制板所需要的各种软件等 1. 语言与软件： abel4、Lattice公司的 ispDesignExpert：用于写ABEL语言、生成烧片用的源文件 Multisim：仿真软件 Protel、DXP2004: 原理图、 PCB 2. Superpro-GX编程器（烧录芯片用的编程器）：将.jed文件写入相应的Gal芯片中 2011年：学生的设计方案：用大规模可编程逻辑器件和外围芯片来实现 设计电路和制板所需要的各种软件等 1. 实验室给每组同学提供一个控制CPLD小板(EPM240卡)和1个5V电源： 控制核心部分用

3、CPLD实现，代码设计、仿真后可以实现控制功能. 2. 语言与软件平台： 硬件描述语言VHDL EDA软件工具: Altera公司的Quartus II PROTEL: 原理图、PCB实验器件和技术基础实验的创意电梯运行状态的模拟电梯控制器模型DNA复制过程的模拟DNA复制模型交通信号灯的模拟交通灯模型以及灯的多种不同花样闪烁、显示logo（CS）等创意的来源：观察生活中的现象；寻找自己的兴趣点。生活来源：广告牌、电子迷宫、扫雷游戏、简易俄罗斯方块、贪吃蛇游戏、打鼹鼠游戏、打砖块游戏、接豆子、二维弹球等兴趣来源，如电脑游戏等：好的创意应包含以下几点：具有创新性，要善于尝试别人没有做过的东西少花

4、钱、用市场最新器件实现尽可能多的功能有助于实现好的展示效果（清晰而不单调，丰富而不繁杂）实用性和趣味性相结合实验方案的选择用TTL器件实现 运用课堂学到知识，可以巩固基础加深理解用GAL和TTL混合实现 软硬结合的系统，GAL比传统的TTL器件在功能上的优越性，便于理解硬件描述语言，功能灵活。用大规模可编程逻辑器件FPGA和外围芯片来实现 FPGA是大规模可编程逻辑器件，功能更强。实验平台 1 实验室提供一个控制CPLD板，控制系统EPM240卡 2 语言与软件平台：硬件描述语言（VHDL）；EDA软件工具（Altera公司Quartus II ）；PROTEL（原理图、PCB）实验课流程设计

5、：依据创意选定题目后，自行设计电路，画出逻辑图。调试：对设计出的电路进行模拟仿真，通过后，再连线调试。制板：完成印刷板的设计及制作，打孔焊接和调试，最后完成一个可以演示的产品。答辩：通过PPT的形式阐述自己的实验设想、创新点，介绍自己的工作成果，并进行现场演示。往届学生的总结巩固了在课堂上所学的理论知识。扩展了知识面，学会用Protel设计PCB，学会用ABEL语言设计GAL，更熟悉地掌握了EDA软件如Multisim等的使用。为入学以来第一次完整的硬件实验，从设计想法、原理图设计、制作电路板到调试功能，整个这一系列硬件实验流程都需要亲身经历一遍，能切身感受和了解电子产品的开发流程。积累了工程

6、实践的经验，培养了动手能力，如：布线、转印、腐蚀、打孔、焊接等过程都要亲自动手去做。培养了细心和耐心，对树立科学严谨的工作作风大有裨益。满足了自我实现的成就感，增加了对硬件设计的兴趣，为以后进一步在学术和工程领域的研究打下了基础。要注意很多细节的问题，很多事情不是想当然成立的，例如，CMOS元件的供电源是VDD，而普通TTL系列芯片的供电源是VCC，虽然电压都是5V直流，但实际中要是把它们用同一个5V的直流电源供电，会导致电路不能正常工作，仿真中也得到了相同的结果，因此设计芯片时将两种电源命以不同的名字是有它的道理的。最麻烦的就是调试了。调试的时间占了整个实验时间的一半，牵扯了很多的精力。而且

7、调试是一个磨耐心的工作，在这个过程中会产生烦躁的情绪，这就需要合作的两个人一起互相鼓励，更加耐心细致的去查每一条线，每一个焊点。在心理方面，在调试的过程中，我们一直暗示自己要冷静，直到最后成功，我们才松了一口气。在前一天晚上抉择是否放弃的时候，我们咬住了，我们决定再去试试，它就成功了！摘编部分同学的经验和心得数字逻辑：Altera公司MaxII系列EPM240组成原理：Xilinx公司Spartan-3E系列xc3s1200eA four-input LUT is a function generator that can implement any function of four vari

8、ables. Each LEs programmable register can be configured for D, T, JK, or SR operation. Logic ElementsLogic ElementsEach LE contains: a programmable register,and carry chain with carry-select capability. a four-input LUT, Logic Elements14151617MAX II LAB StructureMAX II LAB Structure The LAB local in

9、terconnect is driven by column interconnects and row interconnects and LE outputs within the same LAB. The local interconnect transfers signals between LEs in the same LAB.Neighboring LABs, from the left and right, can also drive an LABs local interconnect through the DirectLink connection. The Dire

10、ctLink connection feature minimizes the use of row and column interconnects, providing higher performance and flexibility. MultiTrack Interconnect R4 interconnects MultiTrack Interconnect C4 interconnects The global clock network drives to individual LAB column signals, LAB column clocks 3.0, that s

11、pan an entire LAB column from the top to the bottom of the device.Global Clock NetworkMAX II Device Block DiagramThe logic array consists of LABs, with 10 logic elements (LEs) in each LAB. An LE is a small unit of logic providing efficient implementation of user logic functions. MAX II Device Floorp

12、lanThe configuration flash memory (CFM) block provides the non- volatile storage for all of the SRAM configuration information. The user flash memory (UFM) block provides 8,192 bits of general-purpose user storage.Each MAX II device contains a flash memory .Row and column interconnects provide signa

13、l interconnects between the logic array blocks (LABs).MAX II devices contain a two-dimensional row and column based architecture to implement custom logic. LAB Control SignalsEach LAB contains dedicated logic for driving control signals to its LEs. The control signals include: two clocks two clock e

14、nablestwo asynchronous clearsa synchronous clearan asynchronous preset/loada synchronous load add/subtract controMultiTrack Interconnect The row interconnect :DirectLink interconnects between LABsR4 interconnects traversing four LABs to the right or left The column interconnect :LUT chain interconne

15、cts within an LABRegister chain interconnects within an LABC4 interconnects traversing a distance of four LABs in an up and down direction 第三章 同步时序电路27Synchronous Sequential Logic Circuit1. 触发器2. 同步时序电路的分析方法3. 同步时序电路的设计方法4. 计数器5. 移位寄存器28同步时序电路的分析与设计方法（1）组合电路记忆电路内部输入（记忆电路输出）（记忆电路输入）内部输出X1XnZ1Zm时序电路的结

16、构29同步时序电路的分析与设计方法（2）同步时序电路同步时序电路的特点：各触发器使用同一个CP;只有约定时钟到来，电路状态才能改变一个脉冲只能改变一次状态同步时序电路的分析工具：时序电路涉及触发器及电路的状态变化，引入状态表、状态图等工具。状态图(State Diagram)状态表(State Table)30同步时序电路的分析与设计方法（3）同步时序电路的基本概念功能表：描述电路输入输出关系现态Qn ：约定时钟跳变到来之前电路的状态次态Qn+1 ：约定时钟跳变到来之后电路的状态状态表与状态图：反映输入与状态转换的关系状态方程：状态转换的表达式激励表：从现态转变到次态，对输入数据的要求31同步

17、时序电路的分析与设计方法（4）触发器的功能表、激励表、状态表、状态图与状态方程D触发器J-K触发器T触发器32同步时序电路的分析与设计方法（5）D触发器的功能表、激励表、状态表、状态图与状态方程D QnQn+10 00 11 01 10011D触发器功能表 Qn Qn+1D 0 0 0 1 1 0 1 10101激励表33同步时序电路的分析与设计方法（6）D触发器的功能表、激励表、状态表、状态图与状态方程状态表（ Qn+1） 1 0 1 0 0 1Qn01D状态图状态方程： Qn+1D34同步时序电路的分析与设计方法（7）J-K触发器的功能表、激励表、状态表、状态图与状态方程功能表J K Qn

18、Qn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001110 HoldStore 0Store 1Countxx10 0 0 0 0 1 1 1 0 x 1 1 xK Qn Qn+1 J 激励表35J-K触发器的功能表、激励表、状态表、状态图与状态方程同步时序电路的分析与设计方法（8） JKQn10001101100 0 11 01 0 1状态表Qn+1状态图JK, JK 状态方程Qn+1 =J Qn +K Qn 36同步时序电路的分析与设计方法（9）T触发器的功能表、激励表、状态表、状态图与状态方程 T QnQn+1 0 0 1 0 1 1 0 1

19、0101功能表激励表 Qn Qn+1T 0 00 11 01 1011037同步时序电路的分析与设计方法（10）T触发器的功能表、激励表、状态表、状态图与状态方程状态表 0 1 1 0TQn 0 101Qn+1状态图状态方程：Qn+1 T Qn38同步时序电路的分析给定逻辑电路，分析该电路完成的逻辑功能分析过程：逻辑图状态图文字描述同步时序电路的分析与设计方法同步时序电路的设计根据要求的逻辑功能，设计能够完成该逻辑功能的电路同步时序电路设计过程是同步时序电路分析的逆过程设计过程：文字描述 状态图逻辑图39同步时序电路的分析与设计方法同步时序电路的分析步骤根据电路图列出触发器激励函数表达式和电路

20、输出函数；根据电路输入和触发器激励函数建立次态表达式和状态表； 画出状态图和时序图；分析输出序列和输入序列的关系，说明时序电路的逻辑功能；40例题1：分析如下时序电路，作出它的状态表和状态图。并作出输入X序列为010111100时的电路时序图同步时序电路的分析与设计方法1.写出激励函数D表达式和电路输出函数Z表达式 QCP DCPXZ简化的电路结构图CPXZ目的在于分析触发器输入的变化而引起状态的变化以及输出的变化41同步时序电路的分析与设计方法状态表 0 1 1 0 1 1 0 1 0 0 0 1 0 1 0 1 1 1 1 0 Qn+1 ZX Qn D输入现态激励次态输出2. 根据电路输入

21、和触发器激励函数建立次态表达式和状态表； （分析触发器状态的变化规律） QCP DCPXZ42同步时序电路的分析与设计方法状态表Qn XDQn+1 Z0 00 11 01 101100 11 01 10 1X/Z状态图3.画出状态图和时序图；（能够更直观分析状态的变化规律）010/10/11/01/143同步时序电路的分析与设计方法4.作X=010111100的时序图：（假设初始状态为Qn0）QZCP010X111100功能：当输入X为奇数个 1时,输出Z为 0， 否则为 144同步时序电路的分析与设计方法同步时序电路的分析步骤1)根据电路图列出触发器激励函数表达式和电路输出函数（分析由于触发

22、器输入的变化而引起次态的变化以及输出的变化，所以必须要明确触发器的输入变化）2)根据电路输入和触发器激励函数建立次态表达式和状态表 （分析触发器状态的变化规律）3)画出状态图和时序图；（能够更直观分析状态的变化规律）4)分析输出序列和输入序列的关系，说明时序电路的逻辑功能45同步时序电路的分析与设计方法例题2：分析下面时序电路功能并给出状态图 QCP D QCP D QCP DCPQ2Q1Q0D2Q1D1Q0D0Q2假设初始状态: Q2、Q1、Q0为 “000”00000111011101110046 同步时序电路的分析与设计方法Q2nQ1nQ0nQ2(n+1)Q1(n+1)Q0(n+1)00

23、0001001011011111111110110100100000例题2：状态表47 同步时序电路的分析与设计方法CPQ0Q1Q2电路功能：3位格雷码计数器 (前提：初始状态000)例题2：00000000101111111010048 同步时序电路的分析与设计方法例题3：分析下面时序电路的功能Q2Q1Q0 QCP D QCP D QCP DCP49 同步时序电路的分析与设计方法Q2n Q1n Q0nQ2(n+1)Q1(n+1) Q0(n+1) D2 D1D00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 01 1 10 0 00 1 01 0 01 1 0D0=(Q0+Q1) Q20 0 10 1 11 0 01 1 10 0 00 1 01 0 01 1 0例题3：分析下面时序电路的功能状态表50 同步时序电路的分析与设计方法例题3：分析下面时序电路的功能状态图Q2n Q1n Q0nQ2(n+1)Q1(n+1) Q0(n+1) 0