TFT-LCD的面板构造课件

1、TFT-LCD的面板構造1G1G2G3GmGm-1S1S2S3Sn-1SnSource 線儲存電容Gate 線液晶電容TFTArray面板說明comITOCLC2單一畫素結構AABBAATFT儲存電容(Cst)BBGSDLW3G1G2G3GmGm-2Gm-1S1S2S3Sn-2Sn-1SnArray 面板示意圖4 1.因TFT元件的動作類似一個開關(Switch)，液晶元件的 作用類似一個電容，藉Switch的ON/OFF對電容儲存的 電壓值進行更新/保持。2.SW ON時信號寫入(加入、記錄)在液晶電容上，在以外 時間 SW OFF，可防止信號從液晶電容洩漏。3.在必要時可將保持電容與液晶電

2、容並聯，以改善其保持 特性。保持電容TFT元件加入電壓液晶5TFT元件的運作原理(1)VgsVth：訊號讀取DSGGDSCLCcomGDSVGS VthVSDDSGTFT元件在閘極(G)給予適當電壓(VGS起始電壓Vth ,註),使通道(a-Si)感應出載子(電子)而使得源極(S)汲極(D)導通。 【註】：Vth 為感應出載子所需最小電壓 。 7認識 TFTGDSDSG1. TFT為一三端子元件。2.在LCD的應用上可將其視為一開關。3.為何要採 Inverted Staggered 之結構？DSG8TFT元件的運作原理DSGVDSIdsVgsVthVgs=Vth+2Vgs=Vth+4Vgs=

3、Vth+6Vgs=Vth+8線性區飽和區VgdVth一 VgsVth：形成感應通道Ids=1/2unCox(W/L)(Vgs-Vth)Vds-Vds2三 VgsVth&VgdVth：進入夾止區(在 Drain側通道消失)Ids=1/2unCox(W/L)(Vgs-Vth)2影響Ids之重要參數1. Vth2. un：Mobility3. Cox：Gate到Channel的電容4. W/L10Vg(V)Log Id01020-10-201.0 x10-111.0 x10-101.0 x10-91.0 x10-81.0 x10-71.0 x10-61.0 x10-5TFT之Vg V.S. Log

4、Id圖註：此圖為一特定之Vds下所量得11VCVCOMT1vv第一圖場第二圖場一圖框T2VGVIDVP(a)驅動波形圖v 1.VG為掃描線電壓，VID為信號線電壓，分別加在TFT 的閘極，源極。2.在T1時域(水平選擇期間)TFT ON，畫素電極電位VP會被 充電至信號電位VID 。在T2 時域(非選擇期間)TFT OFF， 在OFF的瞬間，VP會下降V，此V的大小與TFT元件 的閘極與汲極間的寄生電容CGD有關，因此在設計與製 程元件時盡量避免寄生電容的產生。12儲存電容AAAAVgVSV目的：降低TFT關閉時，因Cgs所引 起的 畫素電壓變化(Voltage Offset)。畫素電壓Sou

5、rce 線GDSGate 線CstCLCComVgVsCgs141. 臨界電壓：Vth2. 電子遷移率(Mobility)：un Vp=unE3. Ion/Ioff4. 開口率(Aperture Ratio) (1)TFT；(2)Gate&Source 線；(3)Cst； (4)上下基板對位誤差；(5)Disclination of LC5. 因Cgs產生之DC Voltage Offset6. 訊號傳輸時的時間延遲(Time Delay)及 失真(Distortion)TFT-LCD關於Array之重要參數15TFT Array組成材料MASK 1-GEGate 電極Cr MASK 3-PE

6、畫素電極ITOMASK 5-SDSource/Drain 電極Cr/Al/CrMASK 2-SE通道與電極之接觸介面(n+)a-Si：H MASK 2-SE Channel( 通道)(i)a-Si：H MASK 2-SEGI 層(Gate 絕緣層)SiNxMASK 6-DC保護層SiNx MASK 4-CHContact hole17Mask 1：GE (Gate電極形成)AA1. 受入洗淨SPC(島田)2. 濺鍍Cr (4000A)ULVAC/AKT3. 成膜前洗淨SPC/芝蒲4. UV處理東芝5. 光阻塗佈/曝光/顯影TEL/Nikon 6. 顯影檢查/光阻寸檢Nikon/Hitachi7

7、. 硬烤光洋8. Cr Taper蝕刻(WET)DNS9. 光阻去除DNS10.製程完成檢查 KLA/ORBOAA18Mask 2：SE (島狀半導體形成)AAAA1. 成膜前洗淨 SPC/芝蒲2. 成膜SiNx Barlzers3. 成膜前洗淨 SPC/芝蒲4. 成膜SiNx/a-Si/n+Si Barlzers 5. 光阻塗佈/曝光/顯影 TEL/Nikon 6. 顯影檢查 Nikon/ Hitachi7. 蝕刻(DRY) TEL/PSC8. 光阻去除 DNS9. 製程完成檢查 KLA/ORBO19Mask 3：PE (畫素電極形成)AAAA1. 成膜前洗淨SPC/芝蒲2. 成膜ITOUL

8、VAC3. 光阻塗佈/曝光/顯影TEL/Nikon 4. 顯影檢查/光阻寸檢Nikon/Hitachi5. 蝕刻(WET)DNS6. 光阻去除DNS7. 製程完成檢查 KLA/ORBO20Mask 4：CH (Contact Hole形成)1.Array 6道Mask工程中唯一沒有 成膜製程2.蝕刻GI層(SiNx)，定義出不同層 金屬間的連接區 AAAA1. 光阻塗佈/曝光/顯影TEL/Nikon 2. 顯影檢查/光阻寸檢Nikon/Hitachi3. 蝕刻(DRY)TEL/PSC4. 光阻去除DNS5. 製程完成檢查 KLA/ORBO21Mask 5：SD (Source及Drain電極形

9、成)AAAA1. 成膜前洗淨SPC/芝蒲2. 成膜Cr/Al/CrULVAC/AKT3. 光阻塗佈/曝光/顯影TEL/Nikon 4. 顯影檢查/光阻寸檢Nikon/Hitachi5. 蝕刻上層Cr(WET)DNS6. 硬烤光洋7. 蝕刻Al(WET)DNS8. 硬烤光洋9. 蝕刻下層Cr(WET)DNS10.蝕刻n+Si(DRY)TEL/PSC11.光阻去除DNS12.製程完成檢查 KLA/ORBO22Repair Ring的配置Source Driver24Repair Ring的目的：Repair Source 線開路Source Driver25ARRAY製程1. GE製程璃板玻基Ga

10、te成膜Cr:4000Gate蝕刻Cr:4000閘極(Gate):40002. SE製程GI(L)成膜SiNx:2000GI(H)成膜SiNx:2000閘極絕緣層(SiNx):2000+2000a-Si成膜a-Si:1500半導體層(a-Si):1500n+成膜n+ :300歐姆接觸層(n+ a-Si):300SE蝕刻3. PE製程ITO成膜ITO:1000ITO蝕刻ITO:1000ITO層:10004. CH製程5. SD製程SD成膜Cr+Al+CrSD蝕刻Cr+Al+CrBCE蝕刻 源極金屬層(Source):1000+3000+1000 Cr + Al + Cr汲極金屬層(Drain):1000+3000+1000 Cr + Al + Cr6. CD製程SiNx成膜SiNx:5000 SiNx蝕刻SiNx:5000保護層(SiNx):5000完成!後流至ARRAY TESTER工程27工埸 2樓 Block layout 圖TFT 陣列 (TFT Array) 製造工程760 130001000500