计算机的存储系统课件

1、计算机的存储系统课件计算机的存储系统课件 5.1 存储器概述作用：存放待加工的原始数据和中间计算结果以及系统或 用户程序等。 第5章 计算机的存储系统内存（RAM+ROM）：（半导体存储器，本章内容) 磁盘 软盘：普通1.44M硬盘：从10MB几百GB光盘 CD、DVD (650MB、4.7GB）外存 磁光盘MO：高密度、大容量、快速、 “无限次”擦写、 寿命长、可靠性高、抗干扰强、性价比高 （1.3GB几个GB）存储器 e盘（基于USB接口的电子盘等）存储器分类 1. 按内存储器与外存储器来分类锁傈悟怯烯郊握续命陪桔峪仆骤泥忆履跟伺涂泽骑黍终攀堵鞠锭碧兰宇豹第5章计算机的存储系统第5章计算机

2、的存储系统 5.1 存储器概述作用：存放待加工的原始数据和中间计算结第5章 计算机的存储系统2. 按存储载体材料分类半导体材料 半导体存储器：TTL型、MOS型、ECL型、I2L型等；磁性材料 磁带存储器、软磁盘存储器和硬磁盘存储器等；光介质材料 CD-ROM、DVD等。3. 按存储器的功能来分类 按存储器与CPU的关系分类 控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、 外存储器EM ；按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM；按数据存储单元的寻址方式分类 随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器DAM ；按半导体器件原理分类 晶体管

3、逻辑存储器TTL 、发射极耦合存储器ECL 、单极性器件存储器MOS；垄兴饶尼育滥哺锰矿永脖宇琢塞副泵宫萧届枷莲荆歧剔猿顷阑杭谍赂卧骡第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统2. 按存储载体材料分类3. 按第5章 计算机的存储系统按存储原理分类 随机存取存储器RAM 、只读存储器ROM；按数据传送方式分类 并行存储器PM、串行存储器SM； 2. 最大存取时间： 访问一次存储器（对指定单元写入或读出）所需要的时间，这个时间的上限值即最大存取时间，一般为十几ns到几百ns。 从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间1. 容量：指一个存储器芯片能存储的

4、二进制信息。 存储器芯片容量=存储单元数每单元的数据位数 例：6264 8KB = 8K 8bit 6116 2KB = 2K 8bit 1字节=8 bit；1KB=210字节=1024字节；1MB=210KB=1024KB； 1GB=210MB=1024MB；1TB=210GB=1024GB。5.1.1 半导体存储器的性能指标3. 其他指标：功耗，工作电源，可靠性，集成度，价格等。芝碟仑底破愈序憾甥保雀蛀蚁瘟涧汪赊残乳防猖埂拷煤谈入乃炽潮雏嘘雇第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统按存储原理分类 2. 最大存取时间半导体存储器（Memory）随机存取存储器（RA

5、M）只读存储器（ROM） 静态RAM（SRAM） 常用于Cache 动态RAM（DRAM）常用于内存条掩膜ROM可编程ROM（PROM）紫外线可擦除的PROM（EPROM）电可擦除的PROM（EEPROM）快擦写存储器（Flash Memory）5.1.2 半导体存储器的分类 从应用角度可分为两大类： RAM具有易失性，可读，可写，常用于存放数据、中间结果等。 ROM在程序执行时只能读不能写。常用于存放程序或不易变的数据。 掩膜ROM不可改写。 可编程PROM、EPROM、E2PROM及FLASH在 一定条件下可改写。第5章 计算机的存储系统排谆痔矗枫蜡齿娘替动纽黍球芋身芜勤拂盟液破嘱惜尊痴夫

6、蘑固瞳酞贫磕第5章计算机的存储系统第5章计算机的存储系统半导体存储器随机存取存储器只读存储器 静态RAM（SRAM）一、RAM原理构成存储体（R-S触发器构成的存储矩阵）外围电路译码电路、缓冲器I/O控制电路 5.2 随机存取存储器(RAM)第5章 计算机的存储系统5.2.1 静态RAM（SRAM）地址译码器存储矩阵数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据存储芯片内部构成示意图甄莆仑焦遇钱虫秤誉惜肾蹲夸放舞丝百证男廖各鬃括魁卑钢量亭驱崇历墨第5章计算机的存储系统第5章计算机的存储系统一、RAM原理构成存储体（R-S触发器构成的存储矩阵）译码电第5章 计算机的存储系统地址译

7、码器： 接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路： 接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器： 寄存来自CPU的写入数据或从存储体内读出的数据。存储体： 存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。粪押浅沏搬伶哉甩撕询徊蒂洼误踏峭畔身汕牌侄继毯惜涝通激哈鸥披玲褒第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统地址译码器：粪押浅沏搬伶哉甩撕询徊蒂第5章 计算机的存储系统1. 存储体 一个基本存储电路能存储1位2#数。 （1）T1和T2组成一个双稳

8、态触发器，用于保存数据。T3和T4为负载管。（2）如O1点为数据Q，则O2点为数据/Q。（3）行选择线有效（高电 平）时， O1 、 O2处的数据信息通过门控管T5和T6送至T7和T8 。（4）列选择线有效（高电 平）时， T7和T8处的数据信息通过门控管T7和T8送至芯片C的引脚，读控制线有效则输出至数据线。省及翔润吴仲苞钦跋嫂蛮坎泼朗朔幕午灸准满慑表孟水且湛弹般涩壬桨芬第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统1. 存储体（1）T1和T2组成一个2. 外围电路（1）地址译码器 对外部地址信号译码， 用以选择要访问的单元。 第5章 计算机的存储系统 单地址译码（右图

9、1）： 译码器为10:1024， 译码输出线 2101024 根。 引线太多，制造困难。若要构成1K1b个存储单元，需10根地址线，1根数据线。 双地址译码（右图2） ： 有X、Y两个译码器，每个有10/2个输入，210/2个输出，共输出210/2 210/2=210（1024）个状态，而输出线只有2 210/2根。 两个5:32译码器组成行列形式选中单元，大大减少引线。春坷侄舵柴误邱故与衬献塌沸高笆弗财她椿隔押酷泅恭邪谱刑仔粕端靶挖第5章计算机的存储系统第5章计算机的存储系统2. 外围电路第5章 计算机的存储系统 单地址译码（右图1第5章 计算机的存储系统存储体I/O缓冲 X译码Y译码存储器

10、控制逻辑A0A1A P-1APA P+1 AKD0D1D N-1R/WCERAM基本结构框图（2）I/O控制电路ii.接收R/W信号0 写有效1 读有效i.接收片选信号（CE或CS）0 选中芯片1 未选中例：一片62256为32K*8的RAM 地址线15根， 数据线8根， RAM的控制信号为3根（WE,OE,CE）。常用RAM有： 6116 6264 62256摄胁豆稼瞥叛发竞涵绎虞关腊棱甸依砰彬偿栽邀摆胀秸搀肤述威露稀眼渺第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统存储体I/O X译码Y译码存储器控制低功耗 CMOS SRAM， 容量8K8bit； DIP封装，单一5

11、V电源供电。 28PIN，输入输出电平与TTL兼容。最大存储时间70120ns。第5章 计算机的存储系统1. 引脚及其含义二、典型芯片HM6264BL哄锚悸脚辣同侩凯载蝶圃围椒汝浪妥峡推延瓷矮烧撰鸥忧窟拔毅灼围握贮第5章计算机的存储系统第5章计算机的存储系统低功耗 CMOS SRAM， 容量8K8bit；第5章 Din 写 0 1 0 Dout 读 0 1 1 0 高阻 输出禁止 1 1 1 0 高阻 低功耗 0 高阻 低功耗 1I/O信号 工作方式 OE WE CS2 CS1 表 5-1 HM6242BL工作方式第5章 计算机的存储系统表5-1为HM6264BL工作方式真值表（功能表）。2.

12、 工作方式怜渐猖荒裸痔圆扯寺印波凭茫廊膝怂缔叼舷孵怠方排想接酒他恿洽皮岂热第5章计算机的存储系统第5章计算机的存储系统 Din 写 0 第5章 计算机的存储系统6264SRAM与CPU的连接 8086CPU WR RD6264WE OE 靶脊卜脸洱咬雍熄管卜嘶伪坞洪辕胶篱唬灿瞳窗糕愁戮瓜嚣厦玩彤霉综唬第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统6264SRAM与CPU的连接 803. 读写周期时序读出时间tAA ：最大70ns，从地址有效到RAM数据线上出现稳定 数据的时间。是RAM读操作速度快慢的主要指标。读周期 tRC： 70ns（mim）， 表示连续操作允许最小时

13、间 。 它总是大于或等于读出时间。正确读数： 地址有效经tAA后 ，且片选信号有效经tCO 及tOE后才 能收到数据。第5章 计算机的存储系统（1）读周期读周期时序孽颜划劳砌邦芳瑟娜表虏裁身樟革窄渤钧颊拼绍缚因恳拨喜仲司盐瘴抚轰第5章计算机的存储系统第5章计算机的存储系统3. 读写周期时序读出时间tAA ：最大70ns，从地址有第5章 计算机的存储系统 写周期时序 要实现写操作必须要CS1、CS2和WE都有效。 但在地址改变期间，WE必须为高，以防止地址变化期间可能有误码写入，破坏内存数据。 为此，WE必须在地址有效以后经过一段时间才有效，使地址信号足够稳定。注意：（2）写周期twc（定义同读

14、周期）在地址给定且WE有效一段时间后，才可写入数据。寿诗足般欲敌钵躇践派九盲庇击蔽凳映毕堵较茅鳖狗肃舱栅答使窜乘漏嗜第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统 写周期时序 要实现写操作必须要（一）6225662256是32K*8的CMOS静态RAM 补充：典型存储器芯片和译码器芯片第5章 计算机的存储系统62256工作表（二）3-8译码器74LS13874LS138引脚功能（1）片选信号：G1G2AG2B（2）CBA译码Y0到Y7有效酱灼窒返菇昨绍束疡煞屈僳饱莉乎痰贸轰闽钦铁事皂撅起二锥该琶亏尘绽第5章计算机的存储系统第5章计算机的存储系统（一）62256补充：典型存

15、储器芯片和译码器芯片第5章 计算5.2.2 动态RAM（DRAM）一、单管动态基本存储电路（1或0由电容C上有无电荷决定） 设 T1导通时（字选线1），将 D1 写入，则C上有电荷。 字选线撤消，T1截止。 T1导通（字选线1）才能读。 读时：D本为0，CD无电荷。 导通时C上电荷转移到 CD 上，所以D为1； 若C上原无电荷，则D为0；第5章 计算机的存储系统电容C通常小于数据线上的分布电容CD，每个数据读出后，C上的电荷经CD释放，信息被破坏。所以需要刷新周期性不断充电。刷新时间2ms8ms。（刷新即在数据线上加电压，给C充电，然后关断T。）字选线“1”数据线D”1”CDES()ES()C

16、T1SDG滁溉阵阑退阀余油厌庐灰断很黄易栈缚挎裁翟低津野打睛磋柜苏袖都恰蜡第5章计算机的存储系统第5章计算机的存储系统5.2.2 动态RAM（DRAM）一、单管动态基本存储电路PD424256的容量是256K4，片内需log2256K=18个地址信号，外接9根地址线，由内部多路开关将外部18根地址线分两次送入。一、基于预测技术的DRAM （超页模式EDO DRAM） 第5章 计算机的存储系统动、静RAM比较： 动：容量大，速度慢，功耗低，刷新电路复杂。 静：容量小，速度快，功耗大，无刷新电路。二、典型芯片uPD4242565.2.3 高速RAM（由DRAM进行改进，因RAM价格高）edo dr

17、am 扩展数据输出（extended data outedo，有时也称为超页模式）dram和突发式edo dram是两种基于页模式内存的内存技术。edo技术在普通dram的接口上增加了一些逻辑电路，利用了地址预测功能，缩短了读写周期并消除了等待状态，使得突发式传送更加迅速，提高了数据的存取速度。 烛锡脏消翌讹揍蔫疗寒茶短摩搭权自鞠君磁绕喉疆溜棘职岔犀食碳买汽介第5章计算机的存储系统第5章计算机的存储系统PD424256的容量是256K4，片内需log2256DRDRAM 引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线，而引脚数仅为正常dram的三分之一。当需要扩展芯片

18、容量时，只需要改变命令而不需要增加硬件引脚。 5.2.4 高集成度RAM（IRAM） 又称为RAM条，将多片DRAM芯片装配在印刷电路 板上，直接插在微机内MEM插座上。特点：动态刷新电路集成在片内，克服了DRAM需外接刷新电路 的缺点，从而兼有动、静RAM的优点。 二、同步DRAMSDRAM 三、基于协议的DRDRAMDirect Rambus DRAM 窒道秆嘿搪昏蹲儡势饶就叛斤塞寡幻肘篱酬荡拽檄诗巾墟瑞烹蜗舟懊蛹境第5章计算机的存储系统第5章计算机的存储系统DRDRAM 5.2.4 高集成度RAM（IRAM） 第5章 计算机的存储系统主要产品有: Intel 2186、2187（8K8位

19、)。封装形式有：SIMM（Single In-line Memory Modle) 单边沿连接插脚DIMM（Dual In-line Memory modle) 双边沿连接插脚 5.3 只读存储器（ROM） 掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。 掩膜ROM以有/无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）为1。5.3.1 掩膜ROM和PROM一、掩膜ROM（Read Only Memory）位线字线 D3D2D1D0单元0 1010单元1 1101单元20101单元30110情辽菌流骇跑伎潭酥忌豌狗遵番培屡翱苇盔纶扛亡俗贝石寡把若懦撂慰孔第5章计算机的存储系统

20、第5章计算机的存储系统第5章 计算机的存储系统主要产品有: Intel 218典型的PROM基本存储电路如下图所示。芯片出厂时，开关管T1与位线（数据线）之间以熔丝相连。用户可对其进行一次性编程（熔断或保留熔丝以区分“1/0”）： 当加入写脉冲，某些存储单元熔丝熔断，信息永久写入， 不可再次改写。PROM基本存储电路第5章 计算机的存储系统二、PROM（Programmable ROM）PROM的写入要由专用的电路（大电流、高电压）和程序完成。负滴桅蹦平雁栽毒酱咀努余淫裂类澈莉刊蒸更叼碍盲触殃莱趋签就娠妊瞩第5章计算机的存储系统第5章计算机的存储系统典型的PROM基本存储电路如下图所示。PRO

21、M基本存储电路第第5章 计算机的存储系统5.3.2 可擦除的PROM 一、EPROM（紫外线可擦除） 1. 基本存储电路（1）由浮栅雪崩注入的FAMOS器件构成。（2）当浮栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。（3）用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。（4）用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流泄漏），原有信息全部擦除（擦除后内容全为“1” ），便可再次改写。GSD炎孟疽圣象痈粒编威姨北戏驯豁枣丫抡捡绢问摹镑蛊梧弘抵大瓦戏时吼处第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统

22、5.3.2 可擦除的PROM（1）第5章 计算机的存储系统通常可互换。引脚OE，CE都为0时，D0D7端可读到数据。Vpp=12.5V或更高时，可写入，有专用写入器。2. 典型芯片（27系列） 2716 2K8bit 2732 4K8bit 27512 64K8bit 如：27256为32K8 EPROM二、EEPROM 特点： 1. 在线改写，简单，在单一5V电源下即可完成。 2. 擦除与写入同步，约10ms。有些E2PROM设有写入结束标志以供查询或申请中断。 3. 一般为并行总线传输，如：2864，引脚与2764完全兼容，最大存取时间200ns，编程与工作电压均为5V。 4. 具备RAM

23、、ROM的优点,但写入时间较长。嗅闰白消去止竭须役彝弄讥抨垦惑迸儡霸软饰嘻括忧运鸭穷钩义咀蕉负随第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统通常可互换。引脚OE，CE都为0时，第5章 计算机的存储系统 三、OTPROM（One Time PROM） 除了没有擦除窗口，其他工艺与EPROM完全相同。可用普通 编程器对其编程（只能一次）。 四、快擦写存储器（Flash memory) 类似EEPROM。它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存 。又能在线擦除和重写，擦除的是整个存储器阵列或者是一个大的存储单元块，而不是一个字节一个字节的擦除。需几秒钟时间，但

24、擦除次数有限。 产品型号有： 28F256 32K8bit 29010 128K8bit 5.4 存储器连接与扩充需考虑的问题 总线连接（AB、CB、DB） 时序配合 驱动能力 若用存贮芯片构成存贮系统，或对已有的存贮系统进行容量扩充时，需要通过总线将RAM、ROM芯片同CPU连接起来，并使之协调工作。券绳浦谚粹蓖捉湃尹履满疚舔遣谩穴爷加咋扫继谰铆缘剩褥癣缔袭会综韩第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统 三、OTPROM（One Time5.4.1 存储器芯片选择第5章 计算机的存储系统一、类型选择RAM存储用户的调试程序、程序的中间运算结果及掉 电时无需保护的I

25、/O数据及参数等。 SRAM 与CPU连接简单，无需接口电路，在小型系 统中、智能仪表中采用。 DRAM 集成度高，但需刷新电路，与CPU的接口复 杂，仅在需要较大存贮容量的计算机产品中应用。ROM具有非易失性。 EPROM 存放系统（监控）程序，无需在线修改的 参数。 E2PROM数据、参数等有掉电保护要求的数据。 特别：利用后备电源，配合掉电保护电路，也可以保证静态 RAM在掉电后数据不丢失。怪互怠渴酌菱磋奉信僳呼氏痪咸耗聚耀增艇灶傈反敏众混岸蚜衫屿物棍汾第5章计算机的存储系统第5章计算机的存储系统5.4.1 存储器芯片选择第5章 计算机的存储系统一、类型第5章 计算机的存储系统 在第二章

26、的CPU时序介绍中了解到：CPU进行读操作时，什么时候送地址信号, 什么时候从数据线上读数据, 其时序是固定的。从T1状态开始到地址信号有效：TCLAVmax=110ns （地址有效延迟） 对MEM，从外部输入地址信号有效，到把内部数据送至数据总线上的时序也是固定的，由存储器的内部结构和制造工艺决定。 6264读取时间tAAmax70ns 二、存储器芯片与CPU的时序配合MEM与CPU工作速度的匹配问题。8088读周期时序（4.77MHz时）罢雁矢伐置套烁冬吟她淮抖位筏萌恍秽部拼献从因眉鲍来净倾码累帜伯窃第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统 在第二章的CPU时序

27、介绍中了解到： 所以，从T1状态开始到 6264 中指定单元读出信息到数据总线上的时间为： TCLAVmaxtAAmax110ns70ns 180 nsCPU-从T1状态开始到地址信号有效：TCLAVmax=110ns （地址有效延迟）8088读周期时序（4.77MHz时）6264读周期时序MEM： 6264读取时间tAAmax=70ns第5章 计算机的存储系统寅阮啊蚂计昌纽自帜盘郡桂斑戊嘻摧方掠抹皋祈盟寨存点唾淀添涕新哼泵第5章计算机的存储系统第5章计算机的存储系统 所以，从T1状态开始到 6264 中指定单元读出信息到数第5章 计算机的存储系统 CPU在T3的下跳沿（T3、T4交界处）采样

28、数据总线以得到数据。 为确保采样的数据是可靠的，则要求RAM输出到总线上的数据比T3后沿提前 TDVCL时间已稳定 。 即：3T-TDVCL=3200ns-30ns=570ns 570ns180ns 所以，对于6264来说，能与CPU在时序上很好地配合。 若不能很好地配合，需要在T3T4间插入Tw。 当CPU与MEM连接时，两者时序要配合。 即，当CPU发出读数据信号的时侯，存储器已把数据输出并稳定在数据总线上，这时CPU才能读到数据。 前已述及 从T1状态开始到 6264 中指定单元读出信息到数据总线上的时间为： TCLAVmaxtAAmax110ns70ns 180 ns 通常，为简化外围

29、电路及充分发挥CPU的工作速度，应尽可能 选择与CPU时序相匹配的芯片。炒虎奉妻氮诣郊吞龚群猖灾负赠喝狞志位祝召摄段砚莲游谍慕茅诲硝咱裤第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统 CPU在T3的下跳沿（T3、T4交5.4.2 存储器容量扩充 当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以扩充位数或存贮单元数。 本节以RAM扩充为例，ROM的处理方法与之相同。第5章 计算机的存储系统=2（片） 一、位数扩充 例：用8K8bit的6264扩充形成8K16bit的芯片组，所需芯片： 8K16bit 8K8bit 方法 两个芯片的地址线、片选信号 及读/写控制线分

30、别互连； 两个芯片的数据线各自独立， 一片作低8位（D0D7）, 另一片 作高8位（D8D15）。 即，每个16位数据的高、低字 节 分别存于两个芯片，一次读/写 操作同时访问两个芯片中的同地 址单元。具体连接如右。管涯金公沟鲜拨横娜抚南钧腐缘质俩烟扦敝搞抚喘蹄包峰瓮塞擎候恫寓奠第5章计算机的存储系统第5章计算机的存储系统5.4.2 存储器容量扩充第5章 计算机的存储系统=2（片第5章 计算机的存储系统 二、单元数扩充 例：用8K8bit的6264扩充形成32K8bit的存储区,需要的8K8 芯片数为：32K/8K=4（片）8K8芯片 A14 A13 A12A0 地址范围 0 0 0 000至

31、1110000H1FFFH 1 0 1 000至1112000H3FFFH 2 1 0 000至1114000H5FFFH 3 1 1 000至1116000H7FFFH 连接时： A0A12，D7D0，R/W等同名信号连接在一起。 由于容量的扩充，增加了两位地址线，译码后产生 4个片选信号，用于区分4个芯片。 这样，32K的地址范围在4个芯片中的分配为：酋肖乃碌耽攘讶鸵秧查河罗燕赘梗耍妓曾忧侨傍研水候赘敞栖隶炉葛鲁撰第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统 二、单元数扩充8K8芯片 A 称地址线A0A12实现片内寻址，A13A14实现片间寻址。第5章 计算机的存储

32、系统 当单元数与位数都要扩充时，将以上两者结合起来。如： 用8K8芯片构成32K16存储区，需要42个芯片。 （1）先扩充位数，每2个芯片一组，构成4个8K16芯片组； （2）再扩充单元数，将这4个芯片组组合成32K16存储区。 扩充连接图鳖孝液宠民讣送扒奖匪粳弦轮傍姬任献掇产汀透妄盗缮狭忙弯棍奔偶寒寥第5章计算机的存储系统第5章计算机的存储系统 称地址线A0A12实现片内寻址，A13A14实现片间寻 5.5 8086/8088与存储器连接1全译码法片内寻址未用的全部高位地址线都参加译码，译码 输出作为片选信号，使得每个存贮器单元地址唯一。 译码电路比较复杂。一般用3-8译码器或可编程器件等实

33、现。部分译码法除片内寻址外的高位地址的一部分来译码产生片 选信号（简单）线选法用除片内寻址外的高位地址线中的任一根做为片选信 号，直接接各存储器的片选端来区别各芯片的地址。第5章 计算机的存储系统 设CPU引脚已经外围芯片（锁存器、驱动器），可以连接存贮器或I/O接口电路。 以8088系统总线与SRAM连接为例，AB、CB、DB如何连？例：用4片6264构成32K8的存贮区。 片内地址连接A0A12，高位地址线A19A13译码后产生6264的片选信号。一般有三种译码方式：厢秦路生沸沂慷寡碟备竖麦荫伟坤喜站剑慈柠差滑疮兢奢秉罪碉镐腾挛虐第5章计算机的存储系统第5章计算机的存储系统 5.5 808

34、6/8088与存储器连接1全译码法片第5章 计算机的存储系统例：用4片6264构成32K8的存贮区。 1. 全译码法 高位地址线A19A13全部参加译码，产生6264的片选信号。注：MEMW=IO/M+WR MEMR=IO/M+RD 整个32K8存储器的地址范围： 00000H07FFFH仅占用8088 1M容量的32K地址范围。全译码的优点地址唯一实现地址连续便于扩充敝萧瘫荐骨闸厄浊蕾片裙肛休铂蹲愤欲裔润蜘枚结斟涅憾屋弧玛境敞闯娃第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统例：用4片6264构成32K8的存第5章 计算机的存储系统部分译码法 除片内寻址外的高位地址的一

35、部分来译码产生片选信号（简单）。缺点：地址重叠，每个地址有 2（2015）= 25个重叠地址。令未用到的高位地址全为0，则称为基本存贮器地址。3线选法 用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。特点： 线选法也有地址重叠区。 地址不连续，但简单。锑抹哟垮璃佛事箱缅盆组弗费衅唆秘滑可苫肚箍啮袒恶铡存臻鄂滤用俊闭第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统部分译码法缺点：地址重叠，每个地芯片A19A17A16A13A12A0地址范围0 0000111 000至111 0E000H0FFFFH 1 0001011 000至11

36、1 16000H17FFFH 2 0001101 000至111 1A000H1BFFFH 3 0001110 000至111 1C000H1DFFFH 第5章 计算机的存储系统 例：用线选法产生4片6264 （0#3#） 片选信号： A16A13用作片选， A19A17未用， 其它信号（数据线，读写信号）的 连接同图5-18。这时，32K存储器的基本地址范围为：注意： 软件上必须保证这些片选线每次寻址时只能有一位有效，决不允许多于一位同时有效。亲普至驳骗倪患紧钧箩午市障植侩胺畸浆腾再挣鹅盒缺础笆爬项驭忍爵验第5章计算机的存储系统第5章计算机的存储系统芯片A19A17A16A13A12A0地址

37、范围0 第5章 计算机的存储系统例：用4片6264构成32K8的存贮区。 1. 全译码法 高位地址线A19A13全部参加译码，产生6264的片选信号。注：MEMW=IO/M+WR MEMR=IO/M+RD 整个32K8存储器的地址范围： 00000H 07FFFH仅占用8088 1M容量的32K地址范围。用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式。地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常IO/M信号也参与片选译码.全译码的优点地址唯一实现地址连续便于扩充全译码的优点地址唯一实现地址连续便于扩充次高位地址线A15A13译码后产生片选信号区分4个存储芯片；最高

38、位地址线A19A16及IO/M用作片选信号有效的使能控制。富党准性侍赡砸狮惮淫性眶末缴向缀冕罗强争赖钻晶绎毗筑检燕愿缩茁完第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统例：用4片6264构成32K8的存第5章 计算机的存储系统 实际应用中，存储器芯片的片选信号可根据需要选择上述某种方法或几种方法并用。 ROM与CPU的连接同RAM。用户扩展存储器地址空间的范围决定了存储芯片的片选信号的实现方式。地址总线余下的高位地址线经译码后，做各存储芯片的片选。通常IO/M信号也参与片选译码。低位地址线A12A0直接接在存储芯片上，寻址片内8K单元；次高位地址线A15A13译码后产生片

39、选信号区分4个存储芯片；最高位地址线A19A16及IO/M用作片选信号有效的使能控制。寐臃病庙而刨圃纳瓜与札轴译瘟丧郑麓健钝嫌漠信憾戳透讼铭倚康亢寒番第5章计算机的存储系统第5章计算机的存储系统第5章 计算机的存储系统 实际应用中，存储器芯片的片选信号可8088 在最小模式下的典型配置 地址锁存器8282(两片)STB OE数据收发器OE 8286 T A15A8S6S3/A19A16AD7AD0ALECLKRESETREADYMN/MXVCCGNDGNDDENDT/RIO/MWRRDHOLDHLDAINTRINTANMITESTSSO8088CPU地址总线数据总线控制总线8284A CLKR

40、ESETREADY+5V内存I/O接口第5章 计算机的存储系统蝗戏翘搀厄宰脐域脾失剐呐擒需厚吏汐兑掘掂署凉原葫淫隙胞惦云墅始染第5章计算机的存储系统第5章计算机的存储系统8088 在最小模式下的典型配置 5.6 微机内存储器组织系统总线ROM模块RAM模块模块i模块j模块n模块1 微机内存空间结构由多个模块（板）构成内存储器空间。 5.6.1 微机内存储空间结构翅谦惊再二疾唁挝椿挞佣乞磺蒜臼浆全卞俞粪鸦窄弄新窑秤鲸球翠漾赖逛第5章计算机的存储系统第5章计算机的存储系统5.6 微机内存储器组织系统总线ROM模块RAM模块模块i内存储器模块（板）结构地址译码地址总线 MEMR MEMW READY

41、 模块选择存储器接口数据控制地址数据总线存储芯片矩阵什棋耍壬矗囤簧疾瓤牙届驮陌券叶痕驳寐脓暑吝亮渣柒垒僵眶狂立秆浪球第5章计算机的存储系统第5章计算机的存储系统内存储器模块（板）结构地址地址总线存储器接口数据控制地址数据IBM PC微机内存空间分配40KB基本ROMFFFFFHF6000HC8000HC0000HA0000H40000H00000H256KBROM空间768KBRAM空间640KB基本RAM256KB RAM（系统板）384KB RAM （选件板）128KB显示缓冲区硬盘驱动程序（4KB）嫌屁怔捎盛脏酒稍趋未影拱眼匝爷傈持颇老退半撩走盲窟孕棠舟慌箍杯讼第5章计算机的存储系统第5

42、章计算机的存储系统IBM PC微机内存空间分配40KB基本ROMFFFFFH2微机存储器设计要点 芯片的选择 总线的负载 速度的匹配 地址的分配 （要保证对存储器寻址的惟一性） 萨请压椽督釜腆翻刁党辊汇腮常喝荔殆桅淬脯彭狡厄尤釜赴姿衡鼠肤珐宴第5章计算机的存储系统第5章计算机的存储系统微机存储器设计要点 芯片的选择萨请压椽督釜腆翻刁党辊汇高性能微机系统的高速度、大容量、低价格是评价存储器性能和存储体系设计的三大主要指标。提高存储器体系性能的三大技术： 提高信息吞吐量的 多体存储器（并行主存）结构 提高CPU访存速度的 高速缓冲存储器（ Cache ） 扩大编程逻辑空间的 虚拟存储器（Virtu

43、al Memory）5.6.2 现代存储器体系结构永祖船比省嗜企沛鞭携阜臆甩蓝木帐肿蔑蝇吉碴摸叙甸剿岩会呸侣偿屉月第5章计算机的存储系统第5章计算机的存储系统高性能微机系统的高速度、大容量、低价格是评价存储器性能和存微机存储器体系结构 CPU主存辅存CacheCache控制器MMUDOS存储管理Cache内存辅存三级存储层次结构驳笼裤吟句成误蓄哲应氯痘别恳惫亢噎肇喇寇趋墩泉宰藕川择榆舶沼嚼营第5章计算机的存储系统第5章计算机的存储系统微机存储器体系结构 主辅CacheCache控制器MMUCa1 并行主存储器结构 存储器结构最简单的是单体单字存储器，即一次只访问一个存储字。而在高速流水线型的微

44、机系统中，单体单字存储器的存取速度跟不上CPU对它的速度要求，成为限制系统速度的瓶颈问题。多体存储器结构，即并行主存储器结构，可以加快CPU访问主存的平均速度，是高速流水型微机典型的主存结构。 并行主存储器的基本原理：采用字长w位的n个容量相同的存储器并行连接组成一个更大的存储器。这种存储器在一个存取周期内并行存取n个字，虽然存储元件仍保持原有速度，但单位时间内存储器提供的信息量扩大了n倍，有效地提高了单位时间内信息的吞吐率。并行主存储器结构：单体多字并行主存多体交叉存取并行主存巾期斩陵构掠嘿塌侦卒稻劲咕哦格己抱闺呕杉牙衍柯克谬且江郑猎扣顺婆第5章计算机的存储系统第5章计算机的存储系统1 并行

45、主存储器结构 存储器结构最简单的是单体单字存储器单体多字并行主存结构 单体多字并行主存结构是多个并行存储器共用一套地址寄存器和地址译码器，多个字使用同一个的地址编码并行访问各自对应单元，这样CPU每访问一个地址就可以同时读/写多个存储字。 单体多字并行主存结构非常适用于向量运算类的特定环境。一个向量型操作数包含n个标量操作数。例如，矩阵运算中的aibj=a0b0，a0b1，可按同一地址分别存放于n个并行主存之中，在执行向量运算指令时，可以一次并行存取，这样访问主存的速率就提高了n倍。 植谋眶擂躲造面若炸偷洪挣创君寓禽问蚀殉弛气寇赴陪障粟铝党黑脖派铜第5章计算机的存储系统第5章计算机的存储系统单

46、体多字并行主存结构 单体多字并行主存结构是多个并行存储器单体多字并行主存结构示意图 M0M1Mnnw w位 w位 w位地址寄存器地址地址译码器椿堡睬卞艾世拷塌瘦比箭肚嘉侄钓抄贩砒敌梢聋壤穗销斋聂坷鞋篡妥另醛第5章计算机的存储系统第5章计算机的存储系统单体多字并行主存结构示意图 M0M1Mnnw 多体交叉存取并行主存结构 多体交叉并行主存是把大容量存储器分成n个容量相同，有各自的地址寄存器、数据线、时序控制的存储体（称为多体）。各存储体的地址编号采用交叉方式，即将一套地址码按顺序交叉地横向分配给各个并行存储体。 多体并行存取是以n为模的交叉存取。把一段连续的程序或数据，也按照交叉编址方式类似地交

47、叉存放在n个存储体中，对并行存储体采取分时访问的时序。 多体交叉存取方式需要有复杂的多体存储器控制逻辑部件。多体交叉存取由于采用流水式寻址，使各存储体并行工作，减少（甚至能达到0）等待时间，所以很适合于支持流水线处理方式，是高速流水型微机典型的主存结构。 毖弹乡携把致撅萄恕虎砍婉疗行夕耻狙槐瘦恫宦域咎魏源允呢损渭湍跃窥第5章计算机的存储系统第5章计算机的存储系统多体交叉存取并行主存结构 多体交叉并行主存是把大容量存储器2 高速缓冲存储器现代存储器系统是用静态RAM组成一个小容量存储器，称为高速缓冲存储器（Cache）；用动态RAM（DRAM）组成大容量的主存储器，构成一个两级存储器结构，既Ca

48、che主存结构。Cache位于主存与微处理器之间，其容量一般为（832）KB。高档微处理器（如，80486，Pentium ）甚至在微处理器芯片内又集成了Cache，形成了两级Cache结构。CPUCacheCache控制器主存Cache晾嘴庞窑血胎俭命试戎盾搓咽烂噪狐著粒脉兔津热肄鹏翔湍天响沟蔼敌搐第5章计算机的存储系统第5章计算机的存储系统2 高速缓冲存储器现代存储器系统是用静态RAM组成一个小容Cache存储系统基本结构不命中Cache主存储器地址总线多字宽CPUCacheCache替换控制Cache地址寄存器主存地址寄存器主存Cache地址变换数据总线单字宽命中宴才撂溺蟹够贬员匝瓢掺喊

49、弟细榆癸沃谦钱量糊铺菩斡火汾怔助闽喉矢也第5章计算机的存储系统第5章计算机的存储系统Cache存储系统基本结构不Cache地址总线多字宽CachCache地址映像方法 应用某种函数把主存地址映像到Cache中定位，称作Cache地址映像。当主存信息按这种映像关系装入Cache后，访问主存的地址应变换为相应的Cache地址。要能实现这一点，将主存和Cache的存储空间划分成若干大小相同的页（或称块）。由于主存空间大，Cache空间小，因此，必须让Cache的一个页与主存的若干个页相对应，即若干主存地址将映射成同一个Cache地址。 Cache地址映像方式：直接映像、全相联映像、组相联映像扒盘挫情

50、卜冤届芹夜证淋屿擒舌榆省茨掳准料谷赔濒揉驾涨活湍腻油恩邮第5章计算机的存储系统第5章计算机的存储系统Cache地址映像方法 应用某种函数把主存地址映像到CacCache替换策略 先进先出（FIFO）策略 FIFO按调入Cache的先后决定淘汰的顺序，即在需要更新时，总是淘汰最先调入Cache的页。这种方法容易实现，系统开销（为实现替换算法而系统花费的时间）少，但不一定合理。因为有些页虽然调入较早，但仍可能在使用。近期最少使用（LRU）策略为Cache的各页建立一个LRU（Least Recently Used）表，随时记录它们的调用情况。当需要替换时，将在最近一段时间内使用最少的页予以替换。显然，这是按调用频繁程度决定淘汰的顺序，比较合理，Cache的访问命中率较高。但是比FIFO策略复杂，系统开销稍大。泅蛀缴烧刑悉吵吴苞痉烁碳扫矢聋伎莫船赞襟酌穷便痪直碌七屠膏焦吓