嵌入式系统原理与实践arm cortex-m4kinetis微控制器,其他资源分章阅读k60rev6ch34adc中文

1、第 34 章 模拟到数字转换(ADC)34.1 引言16 位模数转换（ADC）是续的近似ADC，它是带有注意的完整的微控制器系统。对于特定操作模式的，涉及到设备能量信息的管理。34.1.1 特征ADC 模块包括以下特征：线性连续的近似值算法可以达到 16 位的分辨率。有 4 个差分和 24 个单端外部模拟输入。输出模式：有 16 位、13 位、11 位、9 位不同的差分模式，或者 16 位、12 位、10位、8 位的单端模式。输出应用差分的 16 位二进制补码扩展成不同的模式。输出在右对齐未标记转换成单端模式。单端或者继续转换模式（单端之后自动转换成空闲模式）。配置采样时间和转换速度/电压。转

2、换完成/硬件平均完成标记和中断。输入时钟可从四个时选择。在低电压模式下进行低噪音操作。低噪音操作模式下使用异步时输出时钟。可选择的硬件转换来激活硬件通道选择。自动比较中断可以大于、等于、小于、超过可编程值、或者在可编程值区间之内。温度传感器。硬件平均性能检测。可选择的电压：直流或交流。自校对模式。可编程的增益放大器（PGA）达到 64 倍增益34.1.2 模块示意图图 34-1 是ADC 模块框图。图 34-1 ADC 模块示意图34.2 ADC 信号描述ADC 模块支持 4 对差分输入和 24 个单端输入，每个不同的对要求有两个输入，Dx和 DADMx。ADC 也需要四个提供/参数/场地。表

3、 34-1 ADC 信号描述信号描述I/OD3:0差分模拟通道输入IDADM3:0差分模拟通道输入IAD23:4单端模拟通道输入IVREFSH电压选择高IVREFSL电压选择低IVDDA提供模拟电源IVSSA模拟地线I34.2.1 模拟电源（VDDA）ADC 模拟使用 VDDA 作为它的电源连接。在一些封装中，VDDA 是连接到的 VDD上。如果外部有效，则将VDDA 引脚连接到同一有效电压上作为VDD。外部滤波必须保证清除VDDA 的毛刺来保证得到有效的结果。34.2.2 模拟地线（VSSA）ADC 模拟部分使用 VSSA 作为它的地线连接。在一些封装中，VSSA 是连接到上的。如果外部有效

4、，则将 VSSA 引脚接到外部有效电压作为VSS。的 VSS34.2.3 参考电压选择对于转换来说，VREFSH 和 VREFSL 分别对应参考高电压和参考低电压。ADC 能够配置可接收两对电压 VREFSH 和 VREFSL 中的一对。每对都包含一个有效的参考并且该参考电压一定在最小接口电压和VDDA 之间。一个参考接地电压一定和 VSSA 电压大小相同。两对的电压是外部的 VREFH 和 VREFL 还有可选择的 VALTH 和 VALTL。通过设置寄存器 SC2 中的 REFSEL 位可以对参考电压进行选择。可选电压（VALTH 和 VALTL）对可以选择额外的外部引脚或基于MCU 配置

5、的资源，参考 MCU 的参考电压的配置信息。在一些封装中，VREFH 是连接到 VDDA 上，VREFL 是连接到 VSSA 上的。如果外部电压有效，则有效参考电压就可以连接到外部电压上用作 VDDA，或者被外部电压驱动在最小参考高电压和有效 VDDA 之间的一个水平（VREFH效电压上作为VSSA。不会超过 VDDA）。将参考地连接到同一有34.2.4 模拟通道输入（ADx）ADC 模块支持24 个单端模拟输入。当寄存器SC1n 中的DIFF 位为低时，通过改变ADCH选择位的状态可以选择单端输入。34.2.5 差分模拟通道输入（DADx）ADC 模块支持 4 个差分模拟输入。每个差分模拟输

6、入是一对外部引脚（Dx 和DADMx），每个引脚都可以提供最精确的模拟到数字的。当 SC1n 寄存器中的 DIFF 选择高时可改变ADCH 通道位的状态来选择差分输入。当 DIFF 位为低时，D端输入。x 是作为单34.3 寄存器定义该部分描述 ADC 寄存器。ADC器映像绝对地址寄存器名宽度进入方式复位值章节/页4003_B000ADC 状态控制寄存器 1（ADC0_SC1A）32R/W0000_001Fh34.3.1/8104003_B004ADC 状态控制寄存器 1（ADC0_SC1B）32R/W0000_001Fh34.3.1/8104003_B008ADC 配置寄存器 1（ADC0_

7、CFG1）32R/W0000_0000h34.3.2/8134003_B00CADC 配置寄存器 232R/W0000_0000h34.3.3/（ADC0_CFG1）8154003_B010ADC 数据结果寄存器（ADC0_RA）32R0000_0000h34.3.4/8164003_B014ADC 数据结果寄存器（ADC0_RB）32R0000_0000h34.3.4/8164003_B018比较值寄存器（ADC0_CV1）32R/W0000_0000h34.3.5/8174003_B01C比较值寄存器（ADC0_CV2）32R/W0000_0000h34.3.5/8174003_B020状

8、态控制寄存器 2（ADC0_SC2）32R/W0000_0000h34.3.6/8184003_B024状态控制寄存器 3（ADC0_SC3）32R/W0000_0000h34.3.7/8204003_B028ADC 片选连接寄存器（ADC0_OFS）32R/W0000_0004h34.3.8/8214003_B02CADC 正向增加寄存器（ADC0_PG）32R/W0000_8200h34.3.9/8224003_B030ADC 负向增加寄存器（ADC0_MG）32R/W0000_8200h34.3.10/8224003_B034ADC 正向整体校正值寄存器（ADC0_CLPD）32R/W0

9、000_00Ah34.3.11/8234003_B038ADC 正向整体校正值寄存器（ADC0_CLPS）32R/W0000_0020h34.3.12/8244003_B03CADC 正向整体校正值寄存器（ADC0_CLP4）32R/W0000_0200h34.3.12/8244003_B040ADC 正向整体校正值寄存器（ADC0_CLP3）32R/W0000_0100h34.3.14/8254003_B044ADC 正向整体校正值寄存器（ADC0_CLP2）32R/W0000_0080h34.3.14/8254003_B048ADC 正向整体校正值寄存器（ADC0_CLP1）32R/W00

10、00_0040h34.3.16/8264003_B04CADC 正向整体校正值寄存器（ADC0_CLP0）32R/W0000_0020h34.3.16/8264003_B050ADC PGA 寄存器（ADC0_PGA）32R/W0000_0000h34.3.18/8274003_B054ADC 负向整体校正值寄存器（ADC0_CLMD）32R/W0000_000Ah34.3.19/8284003_B058ADC 负向整体校正值寄存器（ADC0_C）32R/W0000_0020h34.3.20/8294003_B05CADC 负向整体校正值寄存器（ADC0_CLM4）32R/W0000_0200

11、h34.3.20/8294003_B060ADC 负向整体校正值寄存器（ADC0_CLM3）32R/W0000_0100h34.3.22/8304003_B064ADC 负向整体校正值寄存器（ADC0_CLM2）32R/W0000_0080h34.3.23/8304003_B068ADC 负向整体校正值寄存器（ADC0_CLM1）32R/W0000_0040h34.3.24/8314003_B06CADC 负向整体校正值寄存器（ADC0_CLM0）32R/W0000_0020h34.3.25/831400B_B000ADC 状态控制寄存器 1（ADC1_SC1A）32R/W0000_001Fh

12、34.3.1/810400B_B004ADC 状态控制寄存器 1（ADC1_SC1B）32R/W0000_001Fh34.3.1/810400B_B008ADC 配置寄存器 1（ADC1_CFG1）32R/W0000_0000h34.3.2/813400B_B00CADC 配置寄存器 2（ADC1_CFG2）32R/W0000_0000h34.3.3/815400B_B010ADC 数据结果寄存器（ADC1_RA）32R0000_0000h34.3.4/816400B_B014ADC 数据结果寄存器（ADC1_RB）32R0000_0000h34.3.4/816400B_B018比较值寄存器（

13、ADC1_CV1）32R/W0000_0000h34.3.5/817400B_B01C比较值寄存器（ADC1_CV2）32R/W0000_0000h34.3.5/817400B_B020状态控制寄存器 2（ADC1_SC2）32R/W0000_0000h34.3.6/818400B_B024状态控制寄存器 3（ADC1_SC3）32R/W0000_0000h34.3.7/820400B_B028ADC 片选连接寄存器（ADC1_OFS）32R/W0000_0004h34.3.8/821400B_B02CADC 正向增加寄存器（ADC1_PG）32R/W0000_8200h34.3.9/8224

14、00B_B030ADC 负向增加寄存器（ADC1_MG）32R/W0000_8200h34.3.10/822400B_B034ADC 正向整体校正值寄存器（ADC1_CLPD）32R/W0000_00Ah34.3.11/823400B_B038ADC 正向整体校正值寄存器（ADC1_CLPS）32R/W0000_0020h34.3.12/824400B_B03CADC 正向整体校正值寄存器（ADC1_CLP4）32R/W0000_0200h34.3.12/824400B_B040ADC 正向整体校正值寄存器（ADC1_CLP3）32R/W0000_0100h34.3.14/825400B_B0

15、44ADC 正向整体校正值寄存器（ADC1_CLP2）32R/W0000_0080h34.3.14/8258400B_B048ADC 正向整体校正值寄存器（ADC1_CLP1）32R/W0000_0040h34.3.16/826400B_B04CADC 正向整体校正值寄存器（ADC1_CLP0）32R/W0000_0020h34.3.16/826400B_B050ADC PGA 寄存器（ADC1_PGA）32R/W0000_0000h34.3.18/827400B_B054ADC 负向整体校正值寄存器（ADC1_CLMD）32R/W0000_000Ah34.3.19/828400B_B058A

16、DC 负向整体校正值寄存器（ADC1_C）32R/W0000_0020h34.3.20/829400B_B05CADC 负向整体校正值寄存器（ADC1_CLM4）32R/W0000_0200h34.3.21/829400B_B060ADC 负向整体校正值寄存32R/W0000_0100h34.3.22/34.3.1 ADC 状态控制寄存器 1（ADCx_SC1n）SC1A 寄存器可以用作硬件激活操作模式。SC1B-SC1n 提示有效的多功能寄存器SC1 只用在激活硬件操作模式。它涉及到器号的。SC1n 寄存器有同一的位，用“信息配置，这些信息是关于该设备 SC1n 寄存-pong”方法控制 A

17、DC 操作。在这个时候的任一时刻，只有一个 SC1n 寄存器是有效控制 ADC 转换的。当 SC1n 有效控制 ADC 转换时，可以更新 SC1A。当 SC1A 有效控制一个转换并且取消当前转换时，可以对 SC1A 进行写操作。在活模式下（ADTRG=0），对寄存器 SC1A 进行写的时候会开始一个新的转换。激同时，当 SC1n 寄存器有效控制一个转换并且取消当前状态时，可以对任何一个 SC1n寄存器进行写操作。在激活操作模式下不用 SC1B-SC1n 寄存器，因此对 SC1B-SC1n 进行写操作不会引起一个新的转换。地址：ADC0_SC1A-4003_B000h 基址+0h 偏移量=400

18、3_B000h ADC0_SC1B-4003_B000h 基址+4h 偏移量=4003_B004h ADC1_SC1A-400B_B000h 基址+0h 偏移量=400B_B000h ADC1_SC1B-400B_B000h 基址+4h 偏移量=400B_B004hADCx_SC1n 各位描述位描述31-8 保留这些位为只读保留位，各位值为 0.7COCO转化完成标志：COCO 标志位是只读的，当比较功能取消（ACFE=0），硬件均值功能也取消（AVGE=0）时，每当转换完成之后就会置位该位。当允许比较功能（ACFE=1）时，只有当比较结果是正确的时候，转换完成时才会置位 COCO 标记位。当

19、硬件均值是有效的（AVGE=1），只有当转换号选择完成时才会置位 COCO 标记位。当校准次序完成的时候，也会置位在寄存器 SC1A 中的标记位 COCO。当对寄存器 SC1A 进行写操作或者对寄存器 Rn 进行读操作都会清除标记位 COCO。转换没有完成。转换完成。器（ADC1_CLM3）830400B_B064ADC 负向整体校正值寄存器（ADC1_CLM2）32R/W0000_0080h34.3.23/830400B_B068ADC 负向整体校正值寄存器（ADC1_CLM1）32R/W0000_0040h34.3.24/831400B_B06CADC 负向整体校正值寄存器（ADC0_CL

20、M0）32R/W0000_0020h34.3.24/83134.3.2 ADC 配置寄存器 1（ADCx_CFG1）CFG1 寄存器选择操作模式，为低电压或者长时间采样设置时信息。地址：ADC0_CFG14003_B000h 基址+8h 偏移量=4003_B008h、时钟分配、配置等6AIEN中断使能：AIEN 使能转换完成中断。当 AIEN 为高时置位 COCO 就会一个中断。转换完成中断取消。转换完成时中断有效。5DIFF差分模式使能：DIFF 配置 ADC 在差分模式下进行操作。当配置有效时，该模式会自动选择一个差分通道，改变转换算法和周期号来完成转换。选择单端转换和输入通道。选择差分转

21、换和输入通道。4-0ADCH输入通道选择：ADCH 是由 5 位组成可以用于选择输入通道。输入通道依赖于 DIFF 位的值。DAD0-DAD3 与输入引脚对 DX 和 DADMX 有关。当选择位全部设置为 1111 时连续近似值转换器子系统会关闭。该特征可以明确地结束 ADC，同时可以将输入通道与所有其他的资源 开来。结束正在执行的转换可以防止新的转换发生。当正在执行的转换无效时，没有必要将通道选择位全部设置为 1 来将 ADC 置于低功耗状态，因为转换完成之后模块会自动进入低功耗状态。00000 当 DIFF=0，D0 选择为输入；当 DIFF=1，DAD0 选择为输入。00001 当 DI

22、FF=0，D输入。00010 当 DIFF=0，D2 选择为输入；当 DIFF=1，DAD2 选择为输入。00011 当 DIFF=0，D3 选择为输入；当 DIFF=1，DAD3 选择为输入。00100 当 DIFF=0，AD4 选择为输入；当 DIFF=1，该位保留。00101 当 DIFF=0，AD5 选择为输入；当 DIFF=1，该为保留。00110 当 DIFF=0，AD6 选择为输入；当 DIFF=1，该为保留。00111 当 DIFF=0，AD7 选择为输入；当 DIFF=1，该为保留。01000 当 DIFF=0，AD8 选择为输入；当 DIFF=1，该位保留。01001 当

23、DIFF=0，AD9 选择为输入；当 DIFF=1，该位保留。01010 当 DIFF=0，AD10 选择为输入；当 DIFF=1，该位保留。01011 当 DIFF=0，AD11 选择为输入；当 DIFF=1，该位保留。01100 当 DIFF=0，AD12 选择为输入；当 DIFF=1，该位保留。01101 当 DIFF=0，AD13 选择为输入；当 DIFF=1，该位保留。01110 当 DIFF=0，AD14 选择为输入；当 DIFF=1，该位保留。01111 当 DIFF=0，AD15 选择为输入；当 DIFF=1，该位保留。10000 当 DIFF=0，AD16 选择为输入；当 D

24、IFF=1，该位保留。10001 当 DIFF=0，AD17 选择为输入；当 DIFF=1，该位保留。10010 当 DIFF=0，AD18 选择为输入；当 DIFF=1，该位保留。10011 当 DIFF=0，AD19 选择为输入；当 DIFF=1，该位保留。10100 当 DIFF=0，AD20 选择为输入；当 DIFF=1，该位保留。10101 当 DIFF=0，AD21 选择为输入；当 DIFF=1，该位保留。10110 当 DIFF=0，AD22 选择为输入；当 DIFF=1，该位保留。10111 当 DIFF=0，AD23 选择为输入；当 DIFF=1，该位保留。11000 保留。

25、11001 保留。11010 当 DIFF=0，温度传感器选择为输入；当 DIFF=1，温度传感器选择为输入。11011 当 DIFF=0，单通道选择为输入；当 DIFF=1，双通道选择为输入。11100 保留。11101 当 DIFF=0，VEREFSH 选择为输入；当 DIFF=1，- VEREFSH 选择为输入。在 SC2 寄存器中参考电压由 REFSL 位决定。11110 当 DIFF=0，VREFSL 选择作为输入；当 DIFF =1,该位保留。在寄存器 SC2 中参考电压选择由 REFSEL 决定。11111 模块停止工作。ADC1_CFG1 400B_B000h基 址 +8h量

26、=400B_B008h偏移ADCx_CFG1 各位功能描述34.3.3 配置寄存器 2（ADCx_CFG2）CFG2 寄存器为高速转换选择特定的高速配置，在长采样模式下选择长时间持续采样。地址：ADC0_CFG24003_B000h 基址+Ch 偏移量=4003_B00Ch位描述31-8 保留这些位为只读保留位，各位值保持为 0.7ADLPC低电压配置：ADLPC 控制连续近似值转换器的电压配置。当不要求高采样率的时候供电可以不充足。正常供电配置。低电压配置。在要求最大时钟速度时电压减小。6-5ADIV时钟分配选择：ADIV 选择 ADC 使用的分配系数产生时钟 ADCK。 00 分配系数为

27、1，时钟频率为输入时钟。01 分配系数为 2，时钟频率为输入时钟/2.分配系数为 4，时钟频率为输入时钟/4.分配系数为 8，时钟频率为输入时钟/8.4ADLSMP采样次数配置：ADLSMP 会根据选择的转换模式选择不同的采样次数。该位能够在采样期适应高阻抗输入以达到精确采样或者为低输入加快转换速度。如果正在执行的转换被取消同时不要求高转换率，则长时间采样也可以用在更低的电压状态下。当 ADLSMP=1，即长时间采样选择位置位，可以选择长时间采样的范围。短时间采样。长时间采样。3-2MODE转换模式选择：MODE 为用作选择 ADC 需要的模式。当 DIFF=0：为单端 8 位转换；当 DIF

28、F=1，为带有 2 进制补码输出的 9 位差分转换。当 DIFF=0：为单端的 12 位转换；当 DIFF=1，为带有 2 进制补码输出的 13 位差分转换。当 DIFF=0：为单端 12 位转换；当 DIFF=1，为带有 2 进制补码输出的 13 位差分转换。当 DIFF=0：为 16 位的单端转换；当 DIFF=1，为带有 2 进制补码输出的 16 为差分转换。1-0ADICLK输入时钟选择：ADICLK 位选择输入时 来产生 时钟，ADCK。注意当选择 ADACK 时 ，不要求提前开始转换。选择该位同是又不需要提前开始转换，异步时钟在转换开始时有效，在转换结束时关闭。在这种情况下，每次时

29、 再次有效时，都有一个相关的时钟开始时间被推迟。总线时钟。总线时钟/2交替时钟（ALTCLK）异步时钟（ADACK）ADC1_CFG2 400B_B000h址 +Ch量 =400B_B00Ch基偏移ADCx_CFG2 各位功能描述34.3.4 ADC 数据结果寄存器（ADCx_Rn）数据结果寄存器带有一个 ADC 转换结果，这个结果是通过通信状态和通道控制寄存器（SC1A:SC1n）选择产生的。对于每个状态和通道控制寄存器，都有一个通信数据结果寄存器。未标记右对齐模式下在寄存器Rn 中没有使用的位会被清除，在信号扩展二进制补码模式下会携带信号位（MSB）。例如，当配置成 10 位的单端模式时，

30、D15:10会被清除。当配置成 11 位的差分模式时，D15:10会携带信号位。表 34-44 描述了数据结果寄存器在不同的模式下的行为。位描述31-8 保留这些位为只读保留位，各位保持值为 0。7-5保留这些位为只读保留位，各位保持值为 0。4MUXSELADC 复用选择：ADC 复用选择位用于改变 ADC 复用用于 ADC 通道设置。选择 ADxxa 通道。选择 ADxxb 通道。3ADACKEN异步时钟输出使能：ADACKEN 可以使能异步时 ，时 时钟输出与转换和 ADC 输入时钟选择的状态无关。根据 MCU 的配置，通过其他模块可以使用异步时钟。即使当 ADC 处于空闲或者来自不同时

31、 的操作正在执行，都可设置该位允许时钟有效。同样，如果 ADACK 时钟已经在运行，潜在的简单运行时钟或者选择带有异步时钟第 续转换的操作就会减少。取消异步时钟输出；只有 ADICLK 选择异步时钟才有效同时转换也有效。不管 ADC 的状态是什么，异步时钟和时钟输出都有效。2ADHSC高速配置：ADHSC 配置 ADC 高速操作。转换持续会触发允许高速转换时钟。选择正常转换次序。选择高速转换次序。1-0ADLSTS选择长采样时间：当选择了长采样时间（ADLSMP=1）时，ADLSTS 选择扩展采样时间中的一个作为采样时间。该特点允许高阻抗输入，可以达到精确采样或在低阻抗输入时可以将转换速度最大

32、化。只要持续转换有效并且不要求高转换率，更长的采样时间也可以用在电压相对较低的情况。不用最长采样时间。另外附加 12 个 ADCK 周期；总共有 16 个 ADCK 周期的采样时间。另外附加 6 个 ADCK 周期；总共有 10 个 ADCK 周期的采样时间。另外附加 2 个 ADCK 周期；总共有 6 个 ADCK 周期的采样时间。表 34-44 数据结果寄存器描述转换模式D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0格式16位差分SDDDDDDDDDDDDDDD有符号二进制补码16位单端DDDDDDDDDDDDDDDD无符号二进制补码13位差分SSSSDDDD

33、DDDDDDDD扩展的有符号二进制补码12位单端0000DDDDDDDDDDDD无符号右对齐11位差分SSSSSDDDDDDDDDDD扩展的二进制补码10位单端000000DDDDDDDDDD无符号右对齐9 位差分SSSSSSSDDDDDDDDD扩展的二进注意：S：信号位或者信号位扩展；D：数据（二进制补码显示）地址：ADC0_RA4003_B000h 基址+10h 偏移量=4003_B010h ADC0_RA4003_B000h 基址+14h 偏移量=4003_B014h ADC1_RA400B_B000h 基址+10h 偏移量=400B_B010hADC1_RA400B_B000h基址+1

34、4h偏移量=400B_B014hADCx_Rn 各位功能描述34.3.5 比较值寄存器（ADCx_CVn）比较值寄存器（CV1 和 CV2）带有一个比较值，当比较功能有效时（ACFE=1），可以与转换结果的值做比较。在不同的操作模式下，该寄存器与数据结果寄存器一样由位定义和数据组成。因此比较功能只是用在于 ADC 操作模式相关的比较值寄存器的位。比较值 2 寄存器（CV2）只有当比较区域功能有效时才用。地址： ADC0_CV14003_B000h 基址+18h 偏移量=4003_B018h ADC0_CV24003_B000h 基址+1Ch 偏移量=4003_B01Ch ADC1_CV1400

35、3_B000h 基址+18h 偏移量=400B_B018hADC1_CV24003_B000h 基址+1Ch 偏移量=400B_B01CADCx_CVn 各位功能述34.3.6 状态控制寄存器 2（ADCx_SC2）SC2 寄存器有转换执行，硬件/功能。激活选择，比较功能和 ADC 模块的参考电压选择等位描述31-16保留这些位为只读保留位，各位值保持为 0.15-0V比较值位描述31-16 保留只读保留位，值保持为 0 .15-0D数据结果制补码8 位端0000000DDDDDDDDD无符号右对齐地址：ADC0_SC24003_B000h 基址+20h 偏移量=4003_B020hADC1_

36、SC2400B_B000h 基址+20h 偏移量=400B_B020hADCx_SC2 各位功能描述位描述31-8 保留这些位为只读保留位，保持值为 0.7ADACT转换执行：ADACT 提示一个转换或者硬件均值命令正在执行。当转换开始时 ADACT 被置为1，当转换完成或者取消时，ADACT 就会被置 0.转换没有在执行。转换正在执行。6ADTRG转换激活选择：ADTRG 选择激活类型用于开始一个转换操作。两个激活类型都是可选择的：激活和硬件激活。当选择 激活时，转换就会根据对 SC1A 的写操作开始执行。当选择硬件激活时，当一个 ADHWTSn 输入脉冲结束之后，转换就会根据有效的 ADH

37、WT 输入开始执行。选择激活。选择硬件激活。5ACFE比较功能使能：ACFE 使能比较功能。比较功能无效。比较功能有效。4ACFGT比较功能比使能功能：ACFGT 配置比较功能来检查与比较寄存器相关的结果，这些结果是基于 ACREN 的值的。为了使 ACFGT 有效，ACFE 位必须置位。配置不满足要求，和外部区域都不包括寄存器 CV1 和寄存器 CV2 中值的功能。配置高于或等于功能需求，他们都包括寄存器 CV1 和寄存器 CV2 中值的功能。3ACREN比较功能区域使能：ACREN 配置比较功能用于检查被管理的输入结果转换时在区域之间还是之外，这个区间是由 ACFGT 的值通过比较寄存器

38、CV1 和 CV2 决定。ACFE 位必须置位以保证 ACFGT 有效。区域功能无效。只有比较值 1 寄存器做比较。区域功能有效。比较值寄存器 CV1 与 CV2 都做比较。2DNAENDMA 使能：DMA 无效。DMA 有效，同时在 ADC 转换完成期间会维持 ADC DMA 请求有效。34.3.7 状态控制寄存器 3（ADCx_SC3）SC3 寄存器控制ADC 模块的校对、持续转换、硬件均值功能。地址：ADC0_SC34003_B000h 基址+24h 偏移量=4003_B024hADC1_SC3400B_B000h 基址+24h 偏移量=400B_B024hADCx_SC3 各位功能描述

39、位描述31-8 保留这些位为只读保留位，值保持为 0.7CAL校对：置位后 CAL 就开始校对过程。校对在进行的时候该位保持为 1，当校对持续完成之后该位清零。必须检查 CALF 位来确定校对过程的结果是否正确。一旦开始，校对的操作不能被写操作中断，结果必须有效并且 CALF 位置位。设置 CAL 位可以取消当前的任何转换。6CALF校对失败标记：CALF 会显示校对过程的结果。如果 ADTRG=1 时，表示校对过程失败，说明有 ADC 寄存器在进行写操作，或者是在校对过程完成之前有停止模式进入。对该位写 1 操作可以清除该位。校对正常完成。校对失败。不要求 ADC 的精确说明。5-4 保留为

40、只读保留位，各位保持值为 0.3ADCO持续转换使能：ADCO 使能持续转换。如果硬件均值有效，在开始一个转换之后则只有一个转换或者一个转换的设置。如果硬件均值有效，在开始一个转换之后则有持续的转换和转换设置。2AVGE硬件均值使能：AVGE 使能 ADC 的硬件均值功能。硬件均值功能无效。硬件均值功能有效。1-0AVGS硬件均值选择：AVGS 决定多少 ADC 转换的值求平均得到 ADC 的均值。4 个采样均值。8 个采样均值。16 个采样均值。32 个采样均值。1-0REFSEL参考电压部分：REFSEL 位选择用于转换的参考电压源。无效的电压引脚对。可选的参考电压对。这对电压对可能会是附

41、加在外部引脚或者是基于 MCU 配置的源。保留。保留。34.3.8 ADC 偏移量修正寄存器（ADCx_OFS）ADC 偏移量修正寄存器（OFS）带有选择的用户或者处理校对偏移量错误的修正值。该寄存器有二进制补码、左对齐、16 位值等特性。在偏移量修正寄存器中的值是通过转换值和传输给结果寄存器的值相减得到的。如果改值在最大值之上或在最小值之下，都会被强制转换成适合当前模式操作的值。地址：ADC0_OFS4003_B000h 基址+28h 偏移量=4003_B028hADC1_OFS400B_B000h 基址+28h 偏移量=400B_B028hADCx_OFS 各位功能描述34.3.9 ADC

42、 正向增益寄存器（ADCx_PG）正向增益寄存器带有累加纠错机制，在差分模式或单端模式的全体转换都可以用于正向输入。PG 是以 16 位实数二进制形式出现，它是累加最合适的形式，在G15 与G14之间带有小数点。用户必须根据校对过程骤中描述的值对寄存器进行写操作否则累加错误定位达不到要求。地址：ADC0_PG4003_B000h 基址+2Ch 偏移量=4003_B02ChADC1_PG400B_B000h 基址+2Ch 偏移量=400B_B02ChADCx_PG 各位功能的描述34.3.10 ADC 负向增益寄存器（ADCx_MG）负向增益寄存器我（MG）累加纠错机制，用于在差分模式下负向输入

43、。在单端工模式下该寄存器无效。MG 是一个以二进制形式存在的 16 位实数，它是累加最合适的形式，在 ADMG15 和ADMG14 之间有小数点。用户必须根据校对过程中描述的值对寄存器进行写操作否则累加错误定位达不到要求。地址：ADC0_MG4003_B000h 基址+30h 偏移量=4003_B030hADC1_MG4003_B000h 基址+30h 偏移量=400B_B030h位描述31-16 保留这些位为只读保留位，值保持为 0.15-0 PG正向增益位描述31-16 保留保留为只读位，保持各位为 0.15-0 OFS偏移量错误修正值ADCx_MG 各位功能描述34.3.11 ADC 正

44、向增益通用校验值寄存器（ADCx_CLPD）正向增益通用校验值寄存器中有校验信息，这些信息是由校验函数产生的。这些寄存器带有七个不同宽度的校验值：CLP05:0，CLP16:0，CLP27:0，CLP38:0，CLP49:0，CLPS5:0，CLPD5:0。一旦自校验次序确定（CAL 被清零），CLPx 会自动置位。校验之后用户对这些寄存器进行写操作可能会导致线性错误的定位确。地址：ADC0_CLPD 4003_B000h 基址+34h 偏移量=4003_B034hADC1_CLPD 400B_B000h 基址+34h 偏移量=400B_B034hADCx_CLPD 各位功能描述34.3.12

45、 ADC 正向增益通用校验值寄存器（ADCx_CLPS）的信息可以查阅 CLPD 寄存器描述。地址：ADC0_CLPS4003_B000h 基址+38h 偏移量=4003_B038h ADC0_CLPS4003_B000h 基址+38h 偏移量=4003_B038hADCx_CLPS 各位功能描述34.3.13 ADC 正向增益通用校验值寄存器（ADCx_CLP4）信息查阅CLPD 寄存器描述。地址：ADC0_CLP44003_B000h 基址+3Ch 偏移量=4003_B03h ADC1_CLP4400B_B000h 基址+3Ch 偏移量=400B_B03hADCx_CLP4 各位功能描述位

46、描述31-10 保留这些位为只读保留位，保持各位值为 0.位描述31-6 保留这些位为只读保留位，各位保持为 0.5-0 CLPS校验值位描述31-6 保留这些位为只读保留位，各位保持为 0.5-0 CLPD校验值位描述31-16 保留这些位为只读保留位，各位值保持为 0.15-0 MG负向增益。34.3.14 ADC 正向增益通用校验值寄存器（ADCx_CLP3）信息查阅CLPD 寄存器的详细描述。地址：ADC0_CLP34003_B000h 基址+40h 偏移量=4003_B040h ADC1_CLP3400B_B000h 基址+40h 偏移量=400B_B040hADCx_CLP3 各位

47、功能描述34.3.15 ADC 正向增益通用校验值寄存器（ADCx_CLP2）的信息查阅 CLPD 寄存器的详细描述。地址：ADC0_CLP24003_B000h 基址+44h 偏移量=4003_B044h ADC1_CLP3400B_B000h 基址+44h 偏移量=400B_B040hADCx_CLP2 各位功能描述34.3.16 ADC 正向增益通用校验值寄存器（ADCx_CLP1）信息查阅CLPD 寄存器的详细描述。地址：ADC0_CLP14003_B000h 基址+48h 偏移量=4003_B048h ADC1_CLP3400B_B000h 基址+48h 偏移量=400B_B040h

48、ADCx_CLP1 各位功能描述34.3.17 ADC 正向增益通用校验值寄存器（ADCx_CLP0）信息查阅CLPD 寄存器的详细描述。地址：ADC0_CLP04003_B000h 基址+4Ch 偏移量=4003_B04Ch ADC1_CLP0400B_B000h 基址+40h 偏移量=400B_B040h位描述31-7 保留这些位为只读保留位，保持各位为 0.6-0 CLP1校验值位描述31-8 保留这些位为只读保留位，保持各位值为 0.7-0 CLP2校验值位描述31-9 保留这些位为只读保留位，各位保持为 0.8-0 CLP3校验值9-0 CLP4校验值ADCx_CLP0 个功能描述3

49、4.3.18 ADC PGA 寄存器（ADCx_PGA）地址：ADC0_PAG4003_B000h 基址+50h 偏移量=4003_B050h ADC1_PAG400B_B000h 基址+50h 偏移量=400B_B050hADCx_PGA 各位功能描述34.3.19 ADC 负向增益通用校验值寄存器（ADCx_CLMD）CLMx 存有校验函数产生的校验信息。他们带有七个不同宽度的校验值：CLM05:0，CLM16:0，CLM27:0，CLM38:0，CLM49:0，C5:0，CLMD5:0。一旦自动校验位描述31-24 保留这些位为只读保留位，保持各位值为 0.23 PGAENPGA 使能：

50、PGA 无效。PGA 有效。22 保留该位为只读保留位，保持值为 0.21 保留保留位。20PGALPbPGA 低功耗控制PGA 在低功耗下运行PGA 在正常模式下运行19-16 PGAGPGA 累加设置： PGA 累加=2(PGAG) 0000 10001 20010 40011 80100 160101 320110 640111 之后的保留。15 -0 保留这些位为只读保留位，保持值为 0.位描述31-6 保留这些位为只读保留位，各位保持值为 0.5-0 CLP0校验值过程完成（CAL 被清除），CLMx 就会自动置位。如果校验之后用户对这些寄存器进行写操作，可能会导致线性错误的定位确。

51、地址：ADC0_CLMD4003_B000h 基址+54h 偏移量=4003_B054hADC1_CLMD400B_B000h 基址+54h 偏移量=400B_B054hADCx_CLMD 各位功能描述34.3.20 ADC 负向增益通用校验值寄存器（ADCx_C信息查阅CLMD 寄存器的详细描述。）地址：ADC0_CADC1_C4003_B000h 基址+58h 偏移量=4003_B058h400B_B000h 基址+58h 偏移量=400B_B054hADCx_C各位功能描述34.3.21 ADC 负向增益通用校验值寄存器（ADCx_CLM4）信息查阅CLMD 寄存的详细描述。地址：ADC

52、0_CLM44003_B000h 基址+5Ch 偏移量=4003_B05Ch ADC1_CLM4400B_B000h 基址+5Ch 偏移量=400B_B05ChADCx_CLM4 各位功能描述34.3.22 ADC 负向增益通用校验值寄存器（ADCx_CLM3）详细信息查阅CLMd 寄存器的描述。地址：ADC0_CLM34003_B000h 基址+60h 偏移量=4003_B060h ADC1_CLM3400B_B000h 基址+60h 偏移量=400B_B060h位描述31-10 保留这些位为只读保留位，保持各位值为 0.9-0 CLM4校验值。位描述31-6 保留这些位为只读保留位，保持各

53、位值为 0.5-0 C校验值。位描述31-6 保留这些位为只读保留位，各位保持值为 0.5-0 CLMD校验值。ADCx_CLM3 各位功能描述34.3.23 ADC 负向增益通用校验值寄存器（ADCx_CLM2）详细信息查阅CLMd 寄存器的描述。地址：ADC0_CLM24003_B000h 基址+64h 偏移量=4003_B064h ADC1_CLM2400B_B000h 基址+64h 偏移量=400B_B064hADCx_CLM2 各位功能描述34.3.24 ADC 负向增益通用校验值寄存器（ADCx_CLM1）详细信息查阅CLMd 寄存器的描述。地址：ADC0_CLM14003_B00

54、0h 基址+68h 偏移量=4003_B068h ADC1_CLM1400B_B000h 基址+68h 偏移量=400B_B068hADCx_CLM1 各位功能描述34.3.25 ADC 负向增益通用校验值寄存器（ADCx_CLM0）详细信息查阅CLMd 寄存器的描述。地址：ADC0_CLM04003_B000h 基址+6Ch 偏移量=4003_B06Ch ADC1_CLM0400B_B000h 基址+6Ch 偏移量=400B_B06ChADCx_CLM0 各位功能描述位描述31-7 保留这些位为只读保留位，保持各位值为 0.6-0 CLM1校验值。位描述31-8 保留这些位为只读保留位，保持

55、各位值为 0.7-0 CLM2校验值。位描述31-9 保留这些位为只读保留位，保持各位值为 0.8-0 CLM3校验值。34.4 功能描述在复位、低电压停止模式或者是当 SC1n 中的 ADCH 各位都为高时，ADC 模块是无效的。在一个转换完成之后另一个转换还没有开始之前 ADC 模块是空闲的。当 ADC 空闲时，异步时钟输出使能无效。此时模块处于最低电压状态。在选择通道时 ADC 能够执行模拟到数字转换操作。所有的模式根据连续近似值算法执行转换操作。为了符合精确定位的要求，ADC 模块必须通过查看校对函数，看怎么执行校验操作。当转换完成之后，结果保存在数据寄存器中。如果各自转换完成中断已经

56、使能（AIEN=1），各自转换完成位（COCO）被置位，中断产生。ADC 模块会自动将转换的结果与比较值寄存器中的值做比较。通过设置 ACFE 位和任何带有转换模式和配置的操作，可以使能比较功能。ADC 模块有自动将复用转换的结果求均值的功能。通过设置 AVGE 位以及任何转换模式和配置操作可以使能硬件均值功能。注意对于利用确定操作模式，涉及到 MCU 的电压管理信息。校对函数进行校对。详细信息34.4.1 PGA 功能描述可编程的增益放大器（PGA）是用来放大有效范围，在低频信号到达 16 位的SAR ADC之前对其进行放大可以实现该功能。放大器的增益区间在 1 到 64 范围之间（取值为

57、1,2,4,8,16,32,64）。该模块可用于差分输入输出，在电压值为 0-1.2V+10mV 时也可以用于输入信号的输出。PGA 输出的一般模式是由SARADC 的要求决定的。PGA 只有一个参考电压对。那个有效要根据选择的和 MCU 的配置来定。接地参考为PGA 的模拟地。ADCPGA 寄存器允许控制PGA 增益和操作模式。34.4.2 时钟选择和分配控制四个时的一个都可以作为ADC 模块的时。所选时之后根据配置的值产生。转换器（ADCK）的输入时钟。通过 ADICLK 各位可以选择以下时总线时钟。这是默认选择重置。总线时钟分成两部分。对于高总线时钟频率，允许一个最大的总线时钟除以 16

58、 分配给ADIV 各位。ALTCLK，是根据 MCU 定义。涉及到配置信息。异步时钟（ADACK）。该时钟是产生于 ADC 模块中的一个时。注意，当选择异步时时，不要求时钟先于转换开始有效。当上述情况发生时（ADACKEN=0），异步时钟在转换开始时有效，转换结束时关闭。在这种情况下，有一个相关的时钟会启动延迟，每个时之后重新开始。为了防止转换时间的差异性，ADACK 延迟其他相关时钟的启动，可以设置 ADACKEN=1，使用 ADACK 时等待先于任何转换 5us 的开始的情况的发生。当 MCU 在正常停止模式下，ADACK 作为输入时时转换也是可能的。不管选择哪种时钟，在 ADCK 确切的

59、频率区域内，时钟的频率必须为下降。如果有效位描述31-6 保留这些位为只读保留位，保持各位值为 0.5-0 CLM0校验值。时钟太慢，ADC 可能不按照规定的条件运行。如果有效时钟太快，时钟必须分解成合适的频率。分解是由ADIV 各位确定的，如能够分解为 1，2，4 或 8 不同的频率。34.4.3 参考电压的选择配置ADC 可以使之可以接受两个参考电压对的一对作为参考电压用作转换操作。每对都带有一个有效的参考电压，它的值必须在最小的 Ref 与 VDDA 之间。同时接地的必须为 VSSA。这两对都是外部参考电压，也是可选择的。这些参考电压是通过寄存器 SC2 中的REFSL 位来选择的。可选

60、参考电压对可能选择额外的外部引脚或电压源，这个要根据MCU 的配置来定。它涉及到 MCU 有关参考电压配置的信息。34.4.4 硬件激活和通道选择ADC 模块有一个可选择的异步硬件转换激活器，ADHWT，当 ADTRG 置位以及硬件激活器选择的事件已经发生后，它就会被使能，。该功能并不是在所有的 MCU 中都有效。关于ADHW 的信息以及对 MCU ADHWTSn 配置细节可以查阅配置章节。当一个 ADHWT 源有效时，硬件激活器就会使能（ADTRG=1），当硬件激活器选择的时间发生后，在 ADHWT 的上升沿转换就会开始。当一个转换操作正在执行时，在上升沿有一个激活操作时，该上升沿被视为无效