quartusii使用教程fpga-cpld芯片设置方法_第1页
quartusii使用教程fpga-cpld芯片设置方法_第2页
quartusii使用教程fpga-cpld芯片设置方法_第3页
quartusii使用教程fpga-cpld芯片设置方法_第4页
quartusii使用教程fpga-cpld芯片设置方法_第5页
已阅读5页,还剩9页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

FPGA-CPLD设置方法1 打开 Quartus II。Assignments-Devi如下图:2 出现下面的框,在 Family 选择器件(是那个家簇的),EPM240 属于 MAX II 家簇;如II :这里选择的是 Cyclone3 如下图: 选择的封装.4 选择的管脚数目 。如下图:5选择速度等级,如下图:6如下图,显示的就是你要找的器件。点击确定按键,重新编译一次工程。7 如下图,I/O 口的分配:8 出现如下框,分配好你管脚。8 出现以下框,将 Compres打钩,并且点击 OK9 出现以下框,选择.SOF,在点击 Generate.10 当出现如下件编译一次。框,点击确定,并且重新把整个工程文11 在模式选择 AS,如下图,在点击 Start:12 如下图,表示成功。恭喜你!

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论