计算机组成原理8-存储器

1、 存储系统1需解决的主要问题：（1）存储器如何存储信息？（2）在实际应用中如何用存储芯片组成具有一定容量的存储器？2单位通常意义2的幂K(kilo)103210M(mega)106220G(giga)109230T(tera)1012240存储容量 Sm = W . L（位或字节） Sm 是存储器容量，W是字数，L是位数3 访问时间Ta：指从向存储器发出指令开始，到从存储器中读出信息为止所需的时间。 访问周期Tm：又称“存储周期”、“读周期”、“写周期”或“读写周期”。它是指连续两次访问存储器的最小时间间隔。一般情况下，Tm = Ta。 存储器频宽Bm：是指连续访问存储器时，存储器所能提供的数

2、据传输率。单位为字节/每秒。 延迟时间T1: 指访问数据时的起始延迟时间。存储器性能参数4若一个块中有k个字，则传送这一块数据的时间是：T= T1+k*Bm5存储器的分类1.按存储器在系统中的作用分类（1）主存（内存）主要存放CPU当前使用的程序和数据。速度快容量有限（2）辅存（外存）存放大量的后备程序和数据。速度较慢容量大（3）高速缓存存放CPU在当前一小段时间内多次使用的程序和数据。速度很快容量小62.按存储介质分类（1）半导体存储器利用双稳态触发器存储信息速度快，信息易失非破坏性读出和破坏性读出（只读存储器除外）。作主存、高速缓存。7 利用磁层上不同方向的磁化区域表示信息。容量大，非破坏

3、性读出，长期保存信息，速度慢。作外存。（2）磁表面存储器（3）光盘存储器 利用光斑的有无表示信息。容量很大，作外存。非破坏性读出，长期保存信息，速度慢。83.按存取方式分类随机存取：可按地址访问存储器中的任一单元，（1）随机存取存储器访问时间与单元地址无关。9RAM存取周期或读/写周期固存：（ns）：可读可写ROM：只读不写PROM：用户不能编程用户可一次编程EPROM：用户可多次编程（紫外线擦除）EEPROM：用户可多次编程（电擦除）速度指标：总线周期时钟周期的若干倍作主存、高速缓存。10（2）顺序存取存储器（SAM）访问时读/写部件按顺序查找目标地址，访问时间与数据位置有关。（磁带）11（

4、3）直接存取存储器（DAM）访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。三步操作定位（寻道）操作等待（旋转）操作读/写操作速度指标平均定位（平均寻道）时间平均等待（平均旋转）时间数据传输率（ms）（ms）（位/秒）12主存储器的组成DB MDR 存储阵列 读/写放大电路 写驱动电路译码器MARRDWRABn02n-113主存储器的组成AB 地址总线DB 数据总线RD/WR 读写控制线 低电平有效MAR 内存地址寄存器MDR 内存数据寄存器 又叫MBR译码器：将具有一定含义的二进制码辨别出来，并转换成控制信号。14半导体存储器工艺双极型MOS型TTL型EC

5、L型速度很快、功耗大、容量小电路结构PMOSNMOSCMOS功耗小、容量大工作方式静态MOS动态MOS15存储信息原理静态存储器SRAM动态存储器DRAM（双极型、静态MOS型）： 依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大,速度快,作Cache。（动态MOS型）： 依靠电容存储电荷的原理存储信息。功耗较小,容量大,速度较快,作主存。161、T T L存储元 transistor-transistor logic W Vcc W 双极型存储器的存储元电路读放A D1 D2 B T1 T2 Z 17TTL原理：用两个双射极晶体管交叉反馈，构成双稳态电路。图中，T1，T2交叉反馈，构成双稳

6、态电路，发射极接字线Z，如果字线Z为低电平，可读/写，如果字线Z为高电平，则数据保持。W和W是位线，数据通过W和W读出或写入。定义：当T1通导而T2截止时，存储信息为0， 当T2通导而T1截止时，存储信息为1。缺点：管子多，功耗大，集成度低优点：速度快,非破坏性读出18TTL芯片举例1 2 3 4 5 6 7 816 15 14 13 12 11 10 9Vcc A1 A2 A3 DI4 DO4 DI3 DO3A0 S W DI1 DO1 DI2 DO2 GND SN74189 16x419四个位平面的译码结构行译码列 译 码A3A2A1 A020一个位平面的译码结构 I/O1 I/O2 I/

7、O3 I/O4X0X1X2X3 W0W0 W1W1 W2W2 W3W3 Y0 Y1 Y2 Y321电路结构图A B C W Vcc W T3 T4 T5 A B T6 T1 T2 Z MOS管说明： 当C为高时，A和B电压相同。 当C为低时，A和B电压无关六管静态MOS存储元等效电路22NMOS原理：T1与T3、T2与T4，分别是MOS反相器T3，T4 是负载管，这两个反相器交叉反馈，构成一个双稳态触 发器。T5，T6是控制门管，由字线控制它们的通断。 当字线Z为高电平， T5，T6导通，可读/写，如果字线Z 为低电平，则T5，T6截止，数据保持。定义：当T1通导而T2截止时，存储信息为0，

8、当T2通导而T1截止时，存储信息为1。优点：功耗低缺点：速度稍慢,非破坏性读出六管静态MOS存储元23六管静态MOS存储元读写过程1）写入：字线Z加高电平 “0”：W加低，W加高； “1”：W加高，W加低2）保持：字线Z加低电平3）读出：对W和W充电至高电平（可随放电降低），然 后将字线Z加高电平24六管静态MOS存储器六管改为四管，集成度提高。芯片举例 Intel 2114 1K x 4 , 18脚1 2 3 4 5 6 7 8 918 17 16 15 14 13 12 11 10 Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WEA6 A5 A4 A3 A0 A1 A

9、2 CS GND 2114 1K x 425六管静态MOS存储器读写时序 为了让芯片正确工作，必须按时序提供正确的地址、 控制、数据信号。1）读周期地址信号：控制信号：CS数据信号：Dout26六管静态MOS存储器2）写周期地址信号：控制信号：CS WE数据信号：Dout Din27单管动态MOS存储元结构图 Z C C W V 定义： 电容C充电至高电平，为1， 电容C放电至低电平，为028单管动态MOS存储元读写过程1）写入：字线Z加高电平，使V通导 “0”：W加低； “1”：W加高2）保持：字线Z加低电平，无放电回路，有泄漏电流，C的信息可保存几毫秒，或保持无电荷状态。3）读出：对W充电

10、至高电平（可随放电降低），然 后将字线Z加高电平29动态存储器芯片举例Intel 2164 1 2 3 4 5 6 7 816 15 14 13 12 11 10 9GND CAS Dout A6 A3 A4 A5 A7NC Din WE RAS A0 A2 A1 Vcc 2164 64K x 1 64K需16位地址解决方案：8根地址线分时复用，行选 RAS和列选 CAS 就代替了CS信号。30存储器的各芯片同时刷新，每个芯片内是按行刷新，刷新一行的时间是一个刷新周期。集中刷新方式 有“死”时间R/WR/WR/W刷新刷新2ms动态存储器的刷新31动态存储器的刷新分散刷新方式 刷新次数过多R/W

11、R/W刷新刷新存取周期 异步刷新方式 克服前两种的缺点R/WR/W刷新 15.6 u sR/WR/W刷新 15.6 u sR/W32ROM 指一般情况下只能读出、不能写入的存储器 1、掩模型只读存储器（MROM）地址译码驱动器VccA1A9 数 据 缓 冲 器 D0 D1 D7011023读出放大器0 1 70 0 11 0 11 1 0011023A0 半导体只读存储器33半导体只读存储器上页MROM结构图的说明：1）MROM的存储元可由二极管、双极型晶体管或MOS管等构成，厂家生产时按用户要求做好，用户不能修改。2）上图是采用MOS管的1024*8位的MROM，单译码，1024行，每行8位

12、。译码器行选择线选中为高电平，一行8管，如果某管导通，则对应位为0，否则为1。输出为D0，D1 D7。3）特点： 信息一次写入后不能修改，灵活性差。 信息固定不变，可靠性高。 生产周期长，适合定型批量生产。34半导体只读存储器2、可编程只读存储器（PROM）1）为克服MROM的缺点，设计了一种出厂时全0，用户可修改1次的ROM。2）有两种产品： 结破坏型：行列交点处制作一对彼此反向的二极管，平 时不通，为0；若加高电平，击穿1只二极管，则写1。 熔丝型：行列交点处连接一段熔丝，连通为0，若加高电平熔断，则写1。3）以熔丝型为例：见下图，单译码，4字*4位，每个字实际上是一个多发射极管，每个发射极通过熔丝与位线相连。35 半导体只读存储器可编程只读存储器（PROM）结构图：行译码器A1A0读写读写读写读写 D0 D1 D2 D30123Vcc0110101101011010Ec36半导体只读存储器4、电可擦除可编程只读存储器（EEPROM） 将EPROM改为用电来擦写。而且一次不需全部擦除，可以只改写某个单元。思考：可读，可写。能不能代替RAM?1。反复擦写会击穿浮空门附近的绝缘层。编