利用LPM元件实现逻辑设计

1、利用LPM元件实现利用LPM元件定制实现一个两个二位数比较的电路（六种情况：、V、=、=、V=、V）1建立工程文件工程文件的建立与2.1节中介绍的实例中建工程的方法类似，新建工程所在的文件夹名称为lpm_bijiao、工程名称为lpm_lpm_bijiao、顶层实体名称为lpm_bijiao,选择目标器件为EPF10K20TC144-3。2.定制LPM宏模块打开MegaWizardPlug-inManager对话框在quartusII主窗口中选择ToolsMegaWizardPlug-inManager,或者在图形编辑窗口中的空白处双击鼠标左键，在弹出的对话框中选择MegaWizardPlug

2、-inManager，弹出如图2.2.6所示的对话框。图2.2.6MegaWizardPlug-inManager对话框定制一个新的宏功能模块在图2.2.6的对话框中选择操作模式，选择Createanewcustommegafunctionvariation，定制一个新的宏功能模块，按Next按钮，进入如图2.2.7所示的宏功能选择窗口。在图2.2.7中，左侧列出了可选择的LPM宏功能模块的类型，含AlteraSOPCBuilder、算数运算类、通信类、DSP类、基本门级类、I/O类、接口类、JTAG扩展类、存储编译器类、存储类等。本实例选择：InstalledPlug_InsArithmet

3、icLPM_COMPARE。右上方的目标器件选择框中显示在建立工程文件时已选择好的目标器件。右侧中间部分为选择编程硬件语言的类型和输入生成的文件名lpm_compare2,其他取默认值，单击Next按钮，进入如图2.2.8所示的LPM_COMPARE端口参数设置对话框。图2.2.7宏功能模块选择窗口比较电路的六设置，按Next按钮，进入如图2.2.9、2.2.10所示种情的对话框。DoyouwanttopipelinethetLiri匚tion?Yes.Iwantanoutputlaten匚丫ofCr已已tEanasynchronousClearinputGreat已aClockEnabl已i

4、nput图2.2.9LPM_COMPARE端口参数设置对话框2图2.2。10LPM_COMPARE端口参数设置对话框3在图、图中选择默认设置，点击按钮，进入如图所示的是否产生网表的对话框。完后照该图设置TurnontheHiesyouwishto口enerate.A口归丫che匚krm引kindicatesaHiethatismutciiTi日ti匚3lly口已nerated.andared匚hetkrnarkindi匚吕1：已anoptionalHieClickFinishto口eneratetheselectedHiesThestateol-eachcheckboxismdintdined

5、insubsequent啊已口aWizardFluq-InMana口割sessioTheMeqaWizardPlu口-IiMana口已r匚reatesthesele匚上已匚1Hiesinthel-ollowingdirectory:F:iFiszdl”hdl活hiy吕n-quartus2iiibenluoiimenibiiiaolpmbiiiaoiFileDescription应lpm_compdr已2.vhdVariationfile图2.2.12LPM_COMPARE设置向导结束对话框在图2.2.12中，选择要生成的文件种类如下：a:lpm_compare.vhd：在VHDL语言设计b:l

6、pm_compare.cmpc:lpm_compare.bsfd:lpm_compare_inst.vhde:lpm_compare_waveforms.html3原理图输入建立原理图文件在quartusII窗口，选择FileNew,或者单击菜单栏中的按钮，在弹出的新建文件类型对话框中选择BlockDiagram/SchematicFile，然后按OK按钮，进入图形编辑窗口。调用定制的LPM模块的图形符号在空白的图形编辑窗口中，双击鼠标左键，或者单击图形编辑器左边的工具栏中的匚一按钮，弹出如图2.2.13的选择电路元件符号的Symbol对话框。在Symbol对话框的Libraries栏中选择P

7、rojectlpm_compare2，或者在Name文本栏中输入刚刚定制的LPM宏功能模块名lpm_compare2，此时，在右侧区域显示出对应的LPM模块lpm_compare2的符号，点击OK按钮，再将其移动安置在合适的位置，单击鼠标左键，定制的LPM模块lpm_compare元件符号放置完成。如图2.2.14。图2.2.13选择元件符号的Symbol对话框添加输入输出引脚在图2.2.14中，选中lpm_compare2，使其成蓝色，然后在lpm_compare2上点击鼠标右键，在弹出的菜单栏中选择GneratePinsforSymbolPorts并点击鼠标左键，此时lpm_compare

8、2的输入输出引脚都添十I.：亠山.Ir-Li-rlAzICCVL加了对名，严图2.2.15添加完引脚后的LPM模块元件lpm_compare2保存文件单击quartusII主界面的工具栏中的宵按钮，在弹出的“另存为”对话框的文件名的文本框中输入要保存的文件名：lpm_rstrig,后缀名为.bdf，然后按”保存“按钮，完成文件的保存。4LPM定制元件产生的对应VHDL文件LIBRARYieee;USEieee.std_logic_1164.all;LIBRARYlpm;USElpm.all;ENTITYlpm_compare2ISPORTdataa:INSTD_LOGIC_VECTOR(1DO

9、WNTO0);datab:INSTD_LOGIC_VECTOR(1DOWNTO0);AeB:OUTSTD_LOGIC;AgB:OUTSTD_LOGIC;AgeB:OUTSTD_LOGIC;AlB:OUTSTD_LOGIC;AleB:OUTSTD_LOGIC;AneB:OUTSTD_LOGIC);ENDlpm_compare2;ARCHITECTURESYNOFlpm_compare2ISSIGNALsub_wire0:STD_LOGIC;SIGNALsub_wire1:STD_LOGIC;SIGNALsub_wire2:STD_LOGIC;SIGNALsub_wire3:STD_LOGIC;S

10、IGNALsub_wire4:STD_LOGIC;SIGNALsub_wire5:STD_LOGIC;COMPONENTlpm_compareGENERIC(lpm_representation:STRING;lpm_type:STRING;lpm_width:NATURAL);PORT(dataa:INSTD_LOGIC_VECTOR(1DOWNTO0);datab:INSTD_LOGIC_VECTOR(1DOWNTO0);AgeB:OUTSTD_LOGIC;AlB:OUTSTD_LOGIC;AleB:OUTSTD_LOGIC;AneB:OUTSTD_LOGIC;AgB:OUTSTD_LOG

11、IC;AeB:OUTSTD_LOGIC);ENDCOMPONENT;BEGINAgeB=sub_wire0;AlB=sub_wire1;AleB=sub_wire2;AneB=sub_wire3;AgB=sub_wire4;AeBUNSIGNED,lpm_type=LPM_COMPARE,lpm_width=2)PORTMAP(dataa=dataa,datab=datab,AgeB=sub_wire0,AlB=sub_wire1,AleB=sub_wire2,AneB=sub_wire3,AgB=sub_wire4,AeB=sub_wire5);ENDSYN;5仿真验证编译通过之后对其进行时序仿真功能验证，结果如图2.1.16。N：dIT|HValue:址0ps_0Z3妙116databaebageb：ilb:aleb：=lTlhIi下载硬件验证,-1ps00304iyT1(11