DSP2812引脚说明解析

1、表1-2引脚功能和信号情况?引脚号名字179针GHH封装176针PGF 封装128针PBK封装I/O/ZPU/PDS说明XINTF信号（只限于 F2812 ）XA18D71580/ZXA17B71560/ZXA16A8152O/ZXA15B9148O/ZXA14A10144O/ZXA13E10141O/ZXA12C11138O/Z19位地址总线XA11A14132O/ZXA10C12130O/ZXA9D14125O/ZXA8E12125O/ZXA7F12121O/ZXA6G14111O/ZXA5H13108O/ZXA4J12103O/ZXA3M1185O/ZXA2N1080O/ZXA1M243

2、O/ZXA0G518O/ZXD15A9147I/O/ZPU16位数据总线XD14B11139I/O/ZPUXD13J1097I/O/ZPUXD12L1496I/O/ZPUXD11N974I/O/ZPUXD10L973I/O/ZPUXD9M868I/O/ZPUXD8P765I/O/ZPUXD7L554I/O/ZPUXD6L339I/O/ZPUXD5J536I/O/ZPUXD4K333I/O/ZPUXD3J330I/O/ZPUXD2H527I/O/ZPUXD1H324I/O/ZPUXD0G321I/O/ZPU续表名字引脚号179针GHH 封装176 针 PGF封装128针PBK封装I/O/ZPU/

3、PDS说明XINTF 信号（仅 F2812）xmp/ MCF117IPU可选择微处理器/微计算机模式。可以在两 者之间切换。为高电平时外部接口上的区 域7有效，为低电平时区域 7无效，可使 用片内的Boot ROM功能。复位时该信号 被锁存在XINTCNF2寄存器中，通过软件 可以修改这种模式的状态。此信号是异步 输入，并与XTIMCLK同步XHOLDE7159IPU外部DMA保持请求信号。XHOLD为低 电平时请求XINTF释放外部总线，并把所 有的总线与选通端置为高阻态。当对总线 的操作完成且没有即将对XINTF进行访问时，XINTF释放总线。此信号是异步输 入并与XTIMCLK 同步XH

4、OLDAK1082O/Z外部DMA保持确认信号。当XINTF响应XHOLD的请求时XHOLDA呈低电平，所 有的XINTF总线和选通端呈高阻态。XHOLD和XHOLDA信号同时发出。当XHOLDA有效（低）时外部器件只能使 用外部总线XZCS0ANID 1 P144O/ZXINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）XZCS2P1388O/ZXINTF区域2的片选。当访问XINTF区域2时有效（低）XZCS6AND 7B13133O/ZXINTF区域6和7的片选。当访问区域 6 或7时有效（低）XWEN1184O/Z写有效。有效时为低电平。写选通信号是 每个区域操作的基

5、础，由XTIMINGx寄存 器的前一周期、当前周期和后一周期的值 确定XRDM3420/Z读有效。低电平读选通。读选通信号是每 个区域操作的基础，由XTIMINGx寄存器 的前一周期、当前周期和后一周期的值确 定。注意：XRD和XWE是互斥信号XR/ WN451O/Z通常为高电平，当为低电平时表示处于写 周期，当为高电平时表示处于读周期续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装XREADYB6161IPU数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模 式中，XINTF接口块在当前周期结束之前的一个

6、XTIMCLK 时钟周期内要求 XREADY有效。在异 步模式中，在当前的周期结束前 XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。 以 XTIMCLK 频率对 XREADY 的 采样与 XCLKOUT的模式无关JTAG和其他信号X1/XCLKINK97758I振荡器输入/内部振荡器输入，该引脚也可以用来提 供外部时钟。28x能够使用一个外部时钟源，条件 是要在该引脚上提供适当的驱动电平，为了适应1.8V内核数字电源（VDD），而不是3.3V的I/O电 源（Vddio）。可以使用一个嵌位二极管去嵌位时钟 信号，以保证它的逻辑高电平不超过Vdd （1.8V或1.9V ）或

7、者去使用一个1.8V的振荡器X2M97657I振荡器输出XCLKOUTF1111987O源于SYSCLKOUT的单个时钟输出，用来产生片内 和片外等待状态，作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等，或是它的1/2，或是 1/4。复位时 XCLKOUT = SYSCLKOUT/4TESTSELA1313497IPD测试引脚，为TI保留，必须接地XRSD6160113I/OPU器件复位（输入）及看门狗复位（输岀）。器件复 位，XRS使器件终止运行，PC指向地址0 x3F FFC0（注：0 xXX XXXX 中的0 x指出后面的数是十六进 制数。例如 0 x3F FFC0=3

8、FFFC0h ）当XRS为高电 平时，程序从PC所指岀的位置开始运行。当看门 狗产生复位时，DSP将该引脚驱动为低电平，在看 门狗复位期间，低电平将持续512个XCLKIN周期。 该引脚的输岀缓冲器是一个带有内部上拉（典型值 100mA）的开漏缓冲器，推荐该引脚应该由一个开 漏设备去驱动TEST1M76751I/O测试引脚，为TI保留，必须悬空TEST2N76650I/O测试引脚，为TI保留，必须悬空续表名字引脚号I/O/ZPU/PDS说明179针GHH 封装176针PGF封装128针PBK封装TRSTB1213598IPD有内部上拉的JTAG测试复位。当它为高 电平时扫描系统控制器件的操作。

9、若信号 悬空或为低电平，器件以功能模式操作， 测试复位信号被忽略注意：在TRST上不要用上拉电阻。它内部 有上拉部件。在强噪声的环境中需要使用 附加上拉电阻，此电阻值根据调试器设计 的驱动能力而定。一般取22kQ即能提供足 够的保护。因为有了这种应用特性，所以 使得调试器和应用目标板都有合适且有效 的操作TCKA1213699IPUJTAG测试时钟，带有内部上拉功能TMSD1312692IPUJTAG测试模式选择端，有内部上拉功能， 在TCK的上升沿TAP控制器计数一系列的 控制输入TDIC1313196IPU带上拉功能的JTAG测试数据输入端。在TCK的上升沿，TDI被锁存到选择寄存器、 指

10、令寄存器或数据寄存器中TDOD1212793O/ZJTAG扫描输出，测试数据输出。在 TCK 的下降沿将选择寄存器的内容从 TDO移出EMUOD11137100I/O/ZPU带上拉功能的仿真器I/O 口引脚0,当TGST为高电平时，此引脚用作中断输入。 该中断来自仿真系统，并通过JTAG扫描定义为输入/输岀EMU1C9146105I/O/ZPU仿真器引脚1，当TGST为高电平时，此引 脚输出无效，用作中断输入。该中断来自 仿真系统的输入，通过 JTAG扫描定义为 输入/输出ADC模拟输入信号ADCINA7B5167119IADCINA6D5168120IADCINA5E5169121IADCI

11、NA4A4170122I采样/保持A的8通道模拟输入。在器件未ADCINA3B4171123I上电之前ADC引脚不会被驱动ADCINA2C4172124IADCINA1D4173125IADCINA0A3174126I续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装ADCINB7F599I采样/保持B的8通道模拟输入。在器件未 上电之前ADC引脚不会ADCINB6D188IADCINB5D277IADCINB4D366IADCINB3C155IADCINB2B144IADCINB1C333IADCINB0C222IADCREFPE21111OADC

12、参考电压输岀（2V）。需要在该引脚 上接一个低 ESR （50m1.5 Q）的10陶 瓷旁路电容，另一端接至模拟地ADCREFME41010OADC参考电压输岀（1V）。需要在该引脚 上接一个低 ESR （50m1.5 Q）的10陶 瓷旁路电容，另一端接至模拟地ADCRESE-XTF21616OADC外部偏置电阻（24.9kQ）ADCBGREFNE6164116I测试引脚，为TI保留，必须悬空AVSSREFBGE31212IADC模拟地AVDDREFBGE11313IADC模拟电源（3.3V）ADCLOB3175127I普通低侧模拟输入VSSA1F31515IADC模拟地VSSA2C51651

13、17IADC模拟地VDDA1F41414IADC模拟电源（3.3V）VDDA2A5166118IADC模拟电源（3.3V）VssiC6163115IADC数字地VDD1A6162114IADC数字电源（1.8V）VddaioB211I/O模拟电源（3.3V）VSSAIOA2176128I/O模拟地电源信号VDDH123201.8V或1.9V核心数字电源VDDL13729VDDP55642VDDP97556VddP1263VDDK1210074VddG1211282VDDC1411282VddB10143102VddC8154110续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176

14、针PGF封装128针PBK封装VssG41917内核和数字I/O地VssK13226VssL23826VssP45239VssK658VssP87053VssM107859VssL118662VssK139973VssJ14105VssG13113VssE1412088VssB1412995VssD10142VssC10103VssB8153109VddaioB211I/O模拟电源（3.3V）VssaioA2176128I/O 口模拟地VddioJ43125I/O数字电源（3.3V）VddioL76449VddioL1081VddioN14VddioG1111483VddioE9145104V

15、DD3VLN86952Flash核电源（3.3V），上电后所有时间内都应将该引脚接至3.3V通用输入/输出（GPIO ）或外围信号GPIOA或EVA信号GPIOA0PWM1 （ O）M129268I/O/ZPUGPIO或PWM输出引脚# 1GPIOA1PWM2 （ O）M149369I/O/ZPUGPIO或PWM输出引脚# 2GPIOA2PWM3 （ O）L129470I/O/ZPUGPIO或PWM输出引脚# 3GPIOA3PWM4 （ O）L139571I/O/ZPUGPIO或PWM输出引脚# 4GPIOA4PWM5 （ O）K119872I/O/ZPUGPIO或PWM输出引脚# 5GPIO

16、A5PWM6 （ O）K1410175I/O/ZPUGPIO或PWM输出引脚# 6GPIOA6T1PWM-T1CMPJ1110276I/O/ZPUGPIO或定时器1输出# 1续表名字引脚号I/O/ZPU/PDS说明179 针 GHH封装176针PGF封装128 针 PBK封装GPIOA7T2PWM T2CMPJ1310477I/O/ZPUIGPIO或定时器2输出# 2GPIOA8CAP1 QEP1 ( I)H1010678I/O/ZPUIGPIO或捕获输入# 1GPIOA9CAP2 QEP2( I)F1110779I/O/ZPUGPIO或捕获输入# 2GPIOA10CAP3 QEPI1 ( I

17、)F1210980I/O/ZPUGPIO或捕获输入# 3GPIOA11TDIRA ( I)F1411685I/OZPUGPIO或计数器方向GPIOA12TCKINA ( 1)F1311786I/O/ZPUGPIO或计数器时钟输入GPIOA13C仃 RIP ( I)E1312289I/O/ZPUGPIO或比较器1输出GPIOA14C2TRIP ( I)E1112390I/O/ZPUGPIO或比较器2输出GPIOA15C3TRIP ( I)F1012491I/O/ZPUGPIO或比较器3输出GPIOB或EVB信号GPIOB0PWM7 ( O)N24533I/O/ZPUGPIO或PWM输出引脚# 7

18、GPIOB1PWM8 ( O)P24634I/O/ZPUGPIO或PWM输出引脚# 8GPIOB2PWM9 ( O)N34735I/O/ZPUGPIO或PWM输出引脚# 9GPIOB3PWM10 (O)P34836I/O/ZPUGPIO或PWM输出引脚# 10GPIOB4PWM11 (O)L44937I/O/ZPUGPIO或PWM输出引脚# 11GPIOB5PWM12 (O)M45038I/O/ZPUGPIO或PWM输出引脚# 12GPIOB6T3PWM T3CMPK55340I/O/ZPUGPIO或定时器3输出GPIOB7T4PWM T4CMPN55541I/O/ZPUGPIO或定时器4输出

19、GPIOB8CAP4 QEP3 (I)M55743I/O/ZPUGPIO或捕获输入#4GPIOB9CAP5 QEP4 (I)M65944I/O/ZPUGPIO或捕获输入#5GPIOB10CAP6 QEPI2 (I)P66045I/O/ZPUGPIO或捕获输入#6GPIOB11TDIRB (I)L87154I/O/ZPUGPIO或定时器方向GPIOB12TCLKINB (I)K87255I/O/ZPUGPIO或定时器时钟输入GPIOB13C4TRIP (I)N66146I/O/ZPUGPIO或比较器4输出GPIOB14C5TRIP (I)L66247I/O/ZPUGPIO或比较器5输出GPIOB

20、15C6TRIP (I)K76348I/O/ZPUGPIO或比较器6输出GPIOD或EVA信号GPIOD0H1411081I/O/ZPU定时器1比较输岀T1CTRIP PDPINTA (I)GPIOD1G1011584I/O/ZPU定时器2比较输出或EV-A 开启外部AD转换输岀T2CTRIP /EVASOC (I)GPIOD或EVB信号GPIOD5T3CTRIP _ PDPINTB (I)P107960I/O/ZPU定时器3比较输岀GPIOD6T4CTRIP / EVBSOC (I)P118361I/OZPU定时器4比较输出或EV-B 开启外部AD转换输岀引脚号179 针 GHH封装176针

21、PGF 封装128针PBK封装名字I/O/ZPU/PDSGPI0F14 XF_XPLLDIS （ O）A11140101 I/O/Z PUGPIOE或中断信号GPIOE0XINT XBIO （ I）D9149106I/O/Z通用I/O或XINT1或XBIO核心输入GPIOE1XINT2 ADCSOC （ I）D8151108I/O/ZPUGPIO或XINT2或开始 AD转换GPIOE2XNMI XINT13 （ I）E8150107I/O/ZPUGPIO 或 XNMI 或 XINT13GPIOF或串行外围接口（ SPI）信号GPIOF0SPISIMOA （ O）M14031I/O/ZGPIO或SPI从动输入，主动输出GPIOF1SPISOMIA （ I）N14132I/O/ZGPIO或SPI从动输出，主动输入GPIOF2SPICLKA （ I/O）K23427I/O/ZGPIO或SPI时钟GPIOF3SPISTEA（ I/O ）K43528I/O/ZGPIO或SPI从动传送使能GPIOF或串行通信接口 A（ SCI-A ）信号GPIOF4SCITXDA（O）C7155111I/O/ZPUGPIO或SCI异步串行口发送数据GPIOF5SCIRXDA（I）A7157112I/O/ZPUGPIO或SCI异步串行口接收数据GPI