串行数据检测器课程设计

1、 摘要分析了时序逻辑电路设计中的状态化简问题,指出了状态化简不会改变电路的逻辑功能,不可能使电路产生错误输出。讨论了串行数据检测器的米里型电路设计和摩尔型电路设计,提出了一种在输入数据稳定的区段进行检测、确定电路状态,在输入数据改换为下一位时输出状态信息,确保系统正常工作的米里型电路设计方法,这种方法对米里型电路的设计有通用性。时序逻辑也叫时态逻辑(temporallogic)，是计算机科学里一个很专业很重要的领域。时序逻辑被用来描述为表现和推理关于时间限定的命题的规则和符号化的任何系统，主要用于形式验证。20世纪60年代ArthurPrior提出介入的基于模态逻辑的特殊的时间逻辑系统，这一理

2、论后来被艾米尔伯努利等逻辑学家进一步发展。关键词：串行数据检测电路；逻辑电路；调试目录TOC o 1-5 h z HYPERLINK l bookmark0 绪论1 HYPERLINK l bookmark2 设计方案2 HYPERLINK l bookmark4 电路的原理及其设计3 HYPERLINK l bookmark6 安装与调试11 HYPERLINK l bookmark8 结论13 HYPERLINK l bookmark10 参考文献14串行数据检测电路的设计 1.绪论本次试验所需要的选择器有着很重要的应用意义。在当今社会各个领域都发挥着重要的作用，因为它能在触发后产生相应的

3、反应，可以应用在报警器、抢答器等电子产品中，它为人们本次课设所设计的数据选择器在现实生活中带来许多方便之处。接收到本课设时想到的相关内容非常之多：首先是想到了是要有连续的序列脉冲信号输入；其次是要进行以触发器为基础的同步时序电路设计或是以中大规模集成电路为基础的时序电路的设计；最后还应检测一下电路能否自启动。若以X为输入信号出现，Y为输出信号出现时：以触发器为基础的同步时序电路设计，还要在原始状态图上补充X不是1111码的各种输入的对应状态及其转换关系，建立完整的原始状态图，然后进行状态化简，求触发器的级数、类型以及驱动方程，最后画出逻辑电路；以中大规模集成电路为基础的时序电路设计，则需要将X

4、序列的串行码按连续4位为1组转换成并行码，这样就可以用组合电路检测并行码是否正好是1111。用移位寄存器可实现上述转换。设计方案我们自己设计电路时，要要让自己设计的电路力求简单，自己反复思考，提升动手能力，加强团队意识。一、逻辑抽象，得出电路的状态转换图或状态转换表，就是要求实现的时序逻辑功能表示为时序逻辑函数，可以用状态转换表的形式，也可以用状态转换图的形式。二、状态化简的目的就在于将等价状态合并，以求得最简单的状态转换图。三、状态分配又称为状态编码。四、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程。五、根据得到的方程式画出逻辑图。六、检查设计的电路能否自启动。如果电路不能自动启

5、动，则需要采取措施加以解决。一种解决方法是在电路开始工作时通过预置数将电路的状态置成有效状态循环中的某一种。另一种解决办法是通过修改逻辑设计加以解决。电路原理及设计图1.同步时序逻辑电路的设计过程时序逻辑电路设计的一般步骤是:逻辑抽象,画出电路的原始状态转换图、状态转换表。状态化简。状态编码(即二进制状态分配),进而作出状态转移表。选定触发器类型,求出电路的逻辑函数表示式(状态方程、驱动方程和输出方程)。画出逻辑图,检测设计的电路能否自启动。这种方法具有一般性,例1也是依此完成设计的。输人数据为输入变量，以X表示;检测结果为输出变量，以Y表示。设电路在输入1个时的状态为S。，输入一个2以后的状

6、态为S,连续输入3个1以后的状态为S?,连续输入4个或4个以上1以后的状态为S，同时输出Y为高电平1。则电路的状态转换图如图1所3示。图1原始状态转换图图2化简后的状态转换图S2和S3是等效状态,可以合并为一个状态，化简后的状态转换图如图2所示。所需触发器个数为2,取触发器状态Q1Q0的00、01和10分别代表S、S和S，则有012Qn+1=XQ+XQ101Qn+1=XQQ=(XQ)Q+1Q010100选用J、K触发器，则J1=XQoK1=XJ0=XQK=110电路的输出方程为Y=XQ1由上所述，可画出检测电路的逻辑图，如图3所示。图A.状态转换图Sn/YSS1S2S30S/0S/0S/1S/

7、000301S/0S/0S/0S/01221表A.状态转换表卡诺图：XqIQOQ1Q0/YSx00011110000/000/000/000/0101/010/011/111/0由图A中可见，S4和S3在同样的输入下有同样的输出，而且转向同样的次态，因而S4和S3为等价状态可以合并，将状态转换图简化为图B的形式。需要强调的一点是每当电路转换到次态时，输入也必须同时转换为下一个输入状态，否则将会把原来的输入状态当做下一个输入状态。而且，只有在这种条件下，才能将S4和S5两个状态合并化简。因为电路工作过程中有四个状态，所以需要用两个触发器的四种状态组合表示，若以两个触发器状态的00,01,10,1

8、1分别表示SO,SI,S2,S3，并以A表示输入，以Y表示输出，即可根据图的状态转换图列出电路的状态转换表。从表可画出Q1*,Q0*,Y的卡诺图，从从卡诺图得到电路的状态方程和输出方程Q1*二AQ1+AQ0QO*二AQl+aqOY=AQ1QO若选用D触发器组成该电路，则根据D触发器的特性方程Q*=D，得到电路的驱动方程D1=AQ1+AQO在连接实物时我们用到与门，或门，D触发器，下面是一些介绍。74LS08Vcc4B4A4Y3B,3A3Y_|141312f111098|Y=AB)I2输入四正与非门74LS00|1匕34567|1AIB1Y2A2B2fYGNU11Iqji-TirunirkF-安

9、装与调试D触发器工作原理SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=O时，不论输入端D为何种状态，都会使Q=0,Q非=1,即触发器置0；当SD=O且RD=1时，Q=1，Q非=0,触发器置1,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下：1.CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D非,Q6=Q5非=。D触发器原理2.当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3

10、和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D，Q4=Q6非=。非。由基本RS触发器的逻辑功能可知，Q=Q3=D。3.触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的，即必定有一个是0,若Q3为0,则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线；Q4输出至G3输入的

11、反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。功能描述5.结论本次课程设计，我所设计的是串行数据检测电路。通过这次课程设计让我了解了更多关于数电的知识，为今后的学习打下了坚实的基础。这个电路设计是关于时序逻辑电路的设计。在时序逻辑电路的设计中,状态化简不会改变电路的逻辑功能,不可能使电路产生错误输出。为保证串行数据检测器可靠、正常地工作,可在一般设计方法的

12、基础上,依具体情况灵活处时序逻辑电路简称时序电路。时序电路有两大类：同步时序电路和异步时序电路。在同步时序电路中，有一个公共的时钟信号，电路中各记忆元件受它统一控制，只有在该时钟信号到来时，记忆元件的状态才能发生变化，从而使时序电路的输出发生变化，而且每来一个时钟信号，记忆元件的状态和电路输出状态才可能改变一次。如果时钟信号没有到来，输入信号的改变不能引起电路输出状态的变化。在异步时序电路中，电路没有统一的时钟信号，各记忆元件也不受同一时钟控制，电路的改变是由输入信号引起的。本次课设设计的思想是设计设计一个串行数据检测电路，当连续出现四个和四个以上的1时，检测输出信号为1，其余情况下的输出信号为0。总共有六个步骤来设计，分别是原始状态转换图、状态转换表；状态化简；状态分配；选定触