实验四四位二进制同步计数器_第1页
实验四四位二进制同步计数器_第2页
实验四四位二进制同步计数器_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、-PAGE . z.实验四 四位二进制同步计数器目的:能了解四位元二进制同步计数器的设计原理及其特性。能设计一个四位元二进制同步计数器。能自行以CPLD数位开展实验系统验证所设计电路的正确性。二、电路图：三、实验器配置图：四、实验步骤与画面：1建立一个名为count16.vhd的新文件，并在Quartus文字编辑器中,以VHDL语言来设计程式，图为四位二进制计数器的代码。其中clk为时钟端口，为异步清零端，为计数输出端口，为进位输出端口。2.存储、检查及编译。3创立元件符号。.创立波形文件，设定适宜的端口信号，仿真元件的波形。观察波形图可以看出当芯片可以实现进制计数功能。五、相关说明： 1.同

2、步计数器的意义是将所有正反器的时脉连接在一起，当时脉进来时，所有的正反器同时被触发而动作，因此传递延迟时间就可以大为缩短，计数的速度就会增快。 2.我们可以利用MA*+plus的Timing Analyzer来比拟同步计数器与非同步计数器(单元十)的传递延迟状况，图U12-3(a)与图U12-3(b)为分析所得结果，从图中可以发现，同步计数器从时脉输入到各级的输出，其传递延迟时间皆一样，而非同步计数器则越到后级传递延迟时间越长。3.图U12-2的程式设计方法，也可以改用D型正反器来设计，如图U12-4所示，您可以发现此种设计同步计数器的方法较简洁。4.假设要将图U12-4改成下数计数器，只要将

3、表达ff.d=ff.q+1；改成ff.d=ff.q-l；即可。5.图U12-5为四位元含致能及去除的模10上下数计数器，其中的设计重点为： (1)为了能在高频计数电路应用，本电路的去除方式采同步去除式设计，并不利用正反器本身的elrn脚，而是当clr脚输入为鬲态时，令所有正反器的D输入脚为o，到达去除的目的。 (2)程式中使用了巢状的IF THEN表达，须注意每一层的IF THEN、 ELSIF、ELSE及END IF的对应，不要弄乱了，否则会很麻烦。6.图U12-5的程式，可以建成一个符号档(如图U12-6)，以供以后设计多位数的计数器时使用。六、自我练习 问题1：请将图U12-4改成下数计数器，并利用CPLD实验系统验证结果是否正确。

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论