数字电路与逻辑设计第三章 组合逻辑电路

1、学习目标：本章介绍组合逻辑电路的分析和设计方法、编码器、译码器、加法器、数值比较器、数据选择器和数据分配器、组合逻辑电路的竞争冒险。重点与难点：组合逻辑电路的设计方法，典型中小规模集成组合逻辑器件的应用。学习要求：掌握组合逻辑电路的分析与设计方法，典型中小规模组合逻辑器件的原理及应用，理解竞争冒险的产生原因、识别及消除方法，了解常用显示器件。3.1 概述目 录3.2 编码器和译码器3.3 加法器和数值比较器3.4 数据选择器和数据分配器3.5 组合逻辑电路中的竞争冒险本章小结组合逻辑电路函数表达式的形式逻辑电路组合逻辑电路时序逻辑电路3.1 概述研究组合电路的任务：1. 分析：对已给定的组合电

2、路分析其逻辑功能。2. 设计：根据逻辑命题的需要设计组合电路。3. 应用：掌握常用典型组合电路的逻辑功能，选择和应用到工程实际中去。3.1.1 组合逻辑电路的分析分析步骤：1. 写表达式：一般方法是从输入到输出逐级写出逻辑函数表达式。2. 化简：利用公式法或图形法进行化简，得出最简函数表达式。3. 列真值表：根据最简函数表达式列出函数真值表。4. 功能描述：判断该电路所完成的逻辑功能，作出简要的文字描述，或进行改进设计。分析如图逻辑电路的逻辑功能。例3.1.1解：（1）写函数表达式L= M= N= （2）化简Y= = 卡诺图化简得：Y= 或 Y= （3）列真值表（4）由真值表可知，这是一个电路

3、无反变量输入的三变量非一致电路。例3.1.2分析如图逻辑电路。3. 列真值表（略）1. 写函数表达式 P= AB Q=A+C R=B C S=ABA+CY=R+S=B C+ABA+C2. 化简 公式化简可得Y=4. 功能描述：二变量的异或电路，由Y的表达式，原电路的输入变量只需B、C两个变量，一个异或门即可。=改进设计 3.1.2 组合逻辑电路的设计设计步骤：1. 根据设计的逻辑要求列真值表；2. 根据真值表写出函数表达式；3. 化简函数表达式或作适当形式的变换；4. 画出逻辑图。设计过程：列真值表时应注意：输入、输出变量是什么？0、1代表的含义是什么？输入输出之间的关系是什么？设两个一位二进

4、制数为x1和y1，试列出x1y1真值表。当x1=1，y1=0时，F（x1, y1）=1，其余情况F（x1, y1）=0。例3.1.3解：输入变量为x1和y1，输出变量设为F（x1, y1）；逻辑变量0、1在输入输出变量中表示一位二进制数，输出变量F（x1, y1）=1表示x1y1，否则为0；设 x和y是两个两位的二进制数，其中x=x1x2，y=y1y2。试列出xy真值表。解：输入变量：x1，x2，y1，y2，输出变量：F例3.1.4比较两个数的大小，先从高位开始，即先比较x1，y1，如果x1=1，y1=0，则xy，即F=1；反之，x1=0，y1=1，则xy，即F=0；只有当x1=y1时，才需要

5、比较x2，y2，当x2y2时，xy成立，即F=1。部分真值表例3.1.5 设计一个举重裁判表决器。设举重比赛有三个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一裁判按一下自己面前的按钮来确定。只有当两个以上裁判（其中必须有主裁判）判明成功时，表示“成功”的灯才亮。试列出此逻辑问题的真值表。解：设输入变量：主裁判为A，副裁判分别为B和C，按下按钮为1，否则为0；A B CF0 0 000 0 100 1 000 1 101 0 001 0 111 1 011 1 11输出变量：表示成功与否的灯为F，灯亮为1，不亮为0。依题意，可列出真值表。 例3.1.6 设计一个操作码形成器，如图所示。

6、当按下、各个操作键时，要求分别产生加法、减法和乘法的操作码01、10和11。解：三个输入：、三个按键，分别用变量A、B、C来表示；A B CF1 F20 0 00 00 0 10 10 1 0 0 1 11 01 0 0 1 0 1 1 1 0 1 1 11 1在正常操作下，A、B、C三变量取值组合中最多只允许一个变量取值为1，其余情况就作随意项处理。输出函数为F1和F2，当按下某一键时，相应输入变量的取值为1；否则，取值为0。 用A、B两泵对矿井进行抽水。当水位在H以上时，A、B两泵同时开启；当水位在H以下M以上时，开启A泵；当水位在M以下L以上时，开启B泵；而水位在L以下时，A、B两泵均不

7、开启。试列写控制A、B两泵动作的真值表。解：输入变量：H、M、L，当水高于某一水位时，相应的变量取值为1，否则为0。如当H=0、M=1、L=1时表示水位在H以下、M以上、L以上，即在H、M之间，此时，A泵开启，即A=1，B=0；例3.1.7输出变量：A、B，当泵开启时取值为1，否则为0。3.1.3 组合逻辑电路设计举例例3.1.8试设计一个半加器 （1）根据逻辑要求列真值表 ABSHCH0000011010101101（2）由真值表写出函数表达式：SH=AB+AB CH=AB（3）化简：SH ，CH已为最简与或表达式。 （4）画出逻辑电路 用与非门实现 输入信号无反变量 用异或门实现SH=AB

8、+AB=ABABCH=ABCH=ABSH=AB+AB=A BSH=AB+AB=ABB+AAB=ABBAABCH=AB试设计一个一位全加器。解：（1）列真值表全加器真值表例3.1.9（2）写出函数的逻辑表达式：Si=m（1,2,4,7）， Ci=m(3,5,6,7)（3）化简画出Si和Ci的卡诺图：Si = Ci=AiBi+AiCi-1+BiCi-1 （4）画出逻辑电路 若将Si和Ci化成与非-与非表达式：Si= Ci=便可得到用与非门构成的全加器。若将Si和Ci 化成或非-或非表达式：便可得到用或非门构成的全加器。试设计一个原码转换成补码的逻辑电路 。例3.1.10解：由原码和补码之间的转换规

9、则：当x0时，x补=x原；当x0时，x补为x原除符号位外按位取反加1。原码 设一数的原码为A，补码为B，即故只需考虑在负数前提下的原码和补码之间的转换。补码 不变取反对任何一位数值位要不要取反，只要检查比该位低的位有没有1，若有1，则取反；若无1，则不变。设原码A和补码B分别为A=AfAnAn-1A2A1 B=BfBnBn-1B2B1 Bi=Ai （Ai-1+Ai-2+A1）逻辑图 则有 Bf=Af i=1，B1=A1 0= A1i=2，B2=A2 A1i=3，B3=A3 （A2+A1）3.2.1 编码器1. 二进制编码器二进制编码器：用n位二进制代码对N=2n个信号进行编码的电路。即有2n个

10、输入、n个输出。3.2 编码器和译码器编码：用文字、符号或者数字表示特定对象的过程。编码器：实现编码操作的电路。3位二进制编码器示意框图 3位二进制编码器该编码器用3位二进制数分别代表八个信号,3位输出为Y2、Y1、Y0。八个输入 为低电平有效（或I0I7为高电平有效）。当某一个输入端为低电平时，就输出与该输入端相对应的代码。3位二进制编码器真值表由于 （I0I7）相互排斥，所以只需要将使函数值为1的变量加起来，便可以得到相应输出信号的最简表达式，即Y2=I4+I5+I6+I7=Y1=I2+I3+I6+I7=Y0=I1+I3+I5+I7=八个被编码的对象可以是十进制数码中的八个，也可以是任意其

11、它八个开关量。如果用三个或门来实现8线3线编码，则输入量应是高电平有效。十进制编码器二-十进制编码器也称8421BCD编码器，它的功能是将十进制数码（或其它十个信息）转换为8421BCD码。只不过它应当是10线-4线编码器，即有10个输入端，4个输出端。（1）列出编码器真值表（2）根据真值表写出函数表达式式中“9”“1”之间为逻辑或关系。（3）根据函数式表达式画出逻辑图上图中，S为一拨盘开关，当需要转换某一个十进制数时，就将拨盘开关拨到与该数相对应的位置。此电路为输入高电平有效。当然也可设计出用与非门实现，输入低电平有效的电路。3.优先编码器普通的编码器在某一时刻只允许有一个有效的输入信号。优

12、先编码器的功能是允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序或输入信号的轻重缓急，只对同时输入的几个信号中优先权限最高的一个进行编码。设8个输入信号： I0 I7I7优先级别最高，I6次之，依此类推，I0最低，并分别用Y2Y1Y0取值为000、001、111表示I0、I1、I7。根据优先级别高的输入信号排斥低的特点，即可列出优先编码器的简化真值表。输 入输 出I7I6I5I4I3I2I1I0Y2Y1Y01111011100011010001100000010110000010100000001001000000010003位二进制优先编码表Y2=I7+ I7 I6+ I7 I

13、6 I5+ I7 I6 I5 I4=I7+ I6+I5+I4Y1=I7+ I7 I6+I7 I6 I5 I4 I3 + I7 I6 I5 I4 I3 I2 =I7+I6+ I5 I4 I3+ I5 I4 I2Y0=I7+ I7 I6 I5+ I7 I6 I5 I4 I3+ I7 I6 I5 I4 I3 I2 I1 = I7+ I6 I5+ I6 I4 I3+ I6 I4 I2 I1逻辑图注意：I0的编码是隐含着的，当I1I7均为0时，电路的输出就是I0的编码。 如果要求输入、输出均为反变量，那么只要上图中的每一个输入端和输出端都加上反相器即可。4.集成8线-3线优先编码器常用的8线-3线优先编

14、码器有74LS148、74LS348、10线-4线8421BCD优先编码器有74LS147、CC40107等。*:74LS348为“Z”=高阻态集成8线-3线编码器74LS148、74LS348的真值表 级联应用时，高位片的EO端与低位片的 端连接起来，可以扩展优先编码器功能； 可作输出位的扩展端。（1） =1时，编码器停止工作。若EO=0，则表示无输入信号（ 为1），此时 =1；EO和 的逻辑关系为：选通输入端（控制端或使能端）：使能输出端（也称选通输出端）：EO扩展输出端：（2） =0时，编码器使能若EO=1，则表示无输入信号（ 不全为1），=0；此时5. 字符编码器 字符编码器是一种使用

15、十分广泛的编码器，根据不同的用途有不同的电路形式。 如常用的计算机键盘、计算机显示器和打印机也都使用专用的字符编码器。 3.2.2 编码器的用法1. 级联应用举例两片8线-3线优先编码器级联构成16线-4线优先编码器。 是编码输入信号，低电平有效， 优先级别最高， 次之，依次类推， 最低。 、 、 、 是输出四位二进制代码，为四位二进制反码。 高位片无输入而低位片有输入时（即输入 全为1， 中至少有一个低电平时），EO=0，低位片工作， =1，输出为对 的编码； 高位片有输入时（即输入 中至少有一个低电平时），EO=1，低位片停止工作， =0，输出为对 的编码。2.微控制器报警编码电路 八个控

16、制点正常时，通过检测传感器输出均为1； 任何一个点不正常时，检测传感器输出一个低电平到74LS148编码器的输入端，通过编码器输出三位二进制代码到微控制器。 当Intel 8051在 端接收到一个0，就运行报警处理程序并做出相应的反应，不论74LS148的任意一个或多个输入为0，GS输出均为0。3.2.3 译码器译码是编码的逆过程，在编码时，每一种二进制代码状态，都赋予了特定的含义，即都表示了一个确定的信号和对象。1. 二进制译码器把二进制代码的各种状态按原意翻译成对应输出信号的电路叫二进制译码器（变量译码器）。译码：把代码状态的特定含义“翻译”出来的过程。译码器：实现译码操作的电路。应用：数

17、字仪表中的各种显示译码器，计算机中的地址译码器、指令译码器，通讯设备中由译码器构成的分配器，以及各种代码转换的译码器等等。3位二进制译码器的真值表Y0= Y1= A0Y2= A1 Y3= A1A0Y6= A2A1 Y7= A2A1A0Y4=A2 Y5= A2 A0由真值表可得：根据上述逻辑表达式画出逻辑图 由于译码器各个输出信号逻辑表达式的基本形式是有关输入信号的与运算，所以它的逻辑图是由与门组成的阵列，译码器基本电路结构的一个显著特点。 如果把上图所示电路的与门换成与非门，同时把输出信号写成反变量，得到由与非门构成的输出反变量（低电平有效）的3位二进制译码器（74LS138）。74LS138

18、的真值表 片选控制端STA=0时，停止译码，输出全为高电平； STA=1， 时，译码器也不工作； 只有当STA=1， 时，才进行译码。 代表：4线-10线译码器 功能：将8421BCD码译为十个对象，如74LS42、74LS43等。 原理：与3线-8线译码器类似，只不过它有四个输入端，十个输出端。 4位输入代码共有00001111十六种状态组合，其中有10101111六个没有与其对应的输出端，这六组代码称为伪码，伪码输入时，十个输出端均处于无效状态（一般是低电平有效，此时输出均为高电平）。2. 二-十进制译码器3. 显示译码器（1）几种常用的显示器件 CRT（cathode ray tube）

19、是阴极射线管的英文缩写。常见的计算机显示器的核心部件就是CRT显象管。它是利用电子束在电场或磁场的控制下，进行上、下或左、右偏转，最后在高电压的作用下，从阴极高速撞击CRT的荧光屏幕产生亮点，实现显示文字、图形的功能。CRT显象管 LED（light emission diode）是发光二极管，可以构成七段数码显示管，主要用来显示字母、数字。既可封装成单个的发光二极管（LED），也可以封装成分段式（或者点阵式）的显示器。发光二极管点阵式点阵及分段式它既可用半导体三极管驱动，也可直接用TTL与非门驱动。 特点：清晰悦目、工作电压低（1.53V）、体积小、寿命长（1000h）、响应速度快（1100

20、ns）、颜色丰富（红、绿、黄等）、可靠。 LCD（light crystal display）是液晶显示器件，可以显示字母、数字、文字的图形等。液晶又叫液态晶体或晶状液体。在一定的温度范围内，它既具有液体的流动性、粘度、形变等机械性质，又具有晶体的热（热色效应或温度效应）、光（光学各向异性）、电（电光效应）、磁（磁光效应）等物理性质。液晶显示器的驱动功耗低，能与CMOS集成电路相匹配，为当今功耗最低的一种显示器，因而特别适合于袖珍显示器、低功耗便携式计算机、仪器仪表等的应用。液晶显示器基本原理：在上下透明玻璃电极之间封入行列型液晶材料，利用液晶的旋光性将上下扭曲90o，外部入射光线通过上偏振片

21、后形成线偏振光，该线偏振光通过平行排列的液晶材料被旋转90o，再通过与上偏振片垂直的下偏振片，被反射板反射回来，在视场中就呈透明状态；当上下电极加上一定电压后，电极部分的液晶分子转成垂直排列，失去旋光性，从上偏振片入射的线偏振光不被旋转，在视场中就呈黑色。液晶显示的驱动方式有：静态驱动、多路驱动、矩阵驱动、双频驱动等多种方式。LCD有丰富多彩的显示形式，黑白、彩色、透射式、投影式、袖珍式、大屏幕、片段式、矩阵式等等，能满足各类不同场合的不同显示需要。静态驱动：是指每位字符中正面每一段有一根驱动信号引线，所有位的背面电极连成一体，形成公共电极。显示时，所有需要显示的段，从需要显示的时刻开始直到不

22、需要显示的时刻为止，该段始终独立地、并一直加有驱动信号电压。液晶长时间处于直流电压作用将发生电分解现象，性能将退化。因此，为了延长液晶材料的寿命，防止老化，液晶显示器总是采用交流驱动。对交变电压的控制可以通过异或门来实现。ui为对称方波，当A=0时，异或门输出us=ui，显示器两极电位相等，其电压uL=0；当A=1时，us与ui反相，uL为幅值是ui两倍的对称方波，显示器输出段工作。 PDP等离子体显示板（plasma display panel：PDP），是利用气体放电所产生的发光现象进行显示。它由充有氩气的封有两个相对电极的玻璃管构成，由所选择的放电气体的颜色来显示文字。近来，又在表面玻璃

23、上涂以红、绿、蓝三种荧光颜料的掩膜，利用气体放电产生的紫外线，使其发光，从而开发出了等离子体全彩色显示方式。目前可以代替CRT的超薄、壁挂式等离子体显示电视已批量生产。等离子电视（2）显示译码器若采用共阳极数码管,则Ya Yg低电平有效；反之，如果采用共阴极数码管，那么Ya Yg高电平有效。输入：D、C、B、A（8421BCD码）输出：Ya、Yb、Yc、Yd、Ye、Yf、Yg（七段显示信号）假定采用共阴极数码管，可得显示译码器的真值表按照组合逻辑电路设计步骤，可分别写出七段字划每一划的逻辑表达式，再利用卡诺图化简，即可得到译码器译码部分的逻辑图，最后再把一些附加功能的控制端的控制方式考虑进去。

24、74LS48七段译码器逻辑图3.2.4 译码器的用法1. 有灭零功能的数码显示系统 灭零输入 ：接受来自高位的灭零控制信号， 灯测试输入 ：它是为测试数码管发光段好坏而设置的，当 =0时，YaYg全部为1，数码管七段全亮，说明数码管工作正常。 当 =0、 =1时，如果DCBA=0000，则输出为0，而这个零不显示出来； 如果高位不要求低位灭零，即 =1时，零就被显示出来。 消隐输入 ：它是为了降低显示系统的功耗而设置的，当 =0时，不管输入数据为什么状态，各发光段均熄灭不显示，正常显示情况下，必须接高电平或开路，是级别最高的控制信号。 灭零输出 ：它主要用作灭零指示，当该片输入BCD码为0并熄

25、灭时， =0，将其引向低位的灭零输 入 端，允许低一位灭零。反之，若 =1，就说明本位处于显示状态，就不允许低一位灭零。 和 是“线与”逻辑，起着灭灯输入和灭零输出的作用，它们共用一个引出线，使引出线数目减少了。 和 配合使用，很容易实现多位数码显示的灭零控制。如图，只要在整数部分将高位的 与低位的 相连，在小数部分将低位的 与高位的 相连，就可以把前后多余的零灭掉。根据这种接法，整数部分只有在高位是零而且被熄灭时，低位才有灭零输入信号。有灭零功能的数码显示系统2. 用中规模集成译码器进行设计使能端作用：在加选通脉冲消除险态便于扩展译码器的输入变量数 用三变量译码器（74LS138）构成四变量

26、译码器。例3.2.1 D=0时，片工作，Y0Y7中只有一个为“0”，其余均为“1”；而片禁止，Y8Y15均为“1”。 D=1时，片禁止，片工作，使片的Y0Y7均为“1”，而片的Y8Y15中有一个为“0”。 用译码器实现一位全加器。例3.2.2Si（Ai，Bi，Ci-1）=m(1,2,4,7)= Ci（Ai，Bi，Ci-1）=m(3,5,6,7)=由全加器的真值表可得： 而三变量译码器74LS138八个输出正好就是三个输入变量的全部最小项的反，因此，有关最小项的反再经与非门即得有关最小项的和。 用译码器和与非门实现的全加器 3. 微处理器地址译码电路74LS138是微处理器电路中地址线译码最常用

27、的译码器。典型的八位微处理器Intel8085A或Motorola6809有十六根地址线（A0A15），微处理器通过地址线A0A15，以确定存储器的存储单元或外设，进行数据交换。当一个微处理器通过地址线，寻找要与其进行数据交换的某个存储单元时，通常用高位地址线经地址译码器选择一组存储器，用余下的地址线选择该组存储器中的一个存储单元，然后进行数据交换。微处理器地址译码器电路 微处理器的输出地址线高四位（A15 A12）用来确定被寻找的存储器组，其它十二位地址线（A11 A0）用来寻找被A15 A12确定的存储器组中的某个存储单元。 只有当IO/M=0、A15=0、 或 为0时，才能进行存储器组的

28、选择。3.3.1 加法器加法器：实现多位二进制数相加的电路。1. 4位串行进位加法器把两片74LS183（四个全加器）依次级联起来，便可构成4位串行进位加法器。3.3 加法器和数值比较器类型：串行进位加法器和超前进位加法器。4位串行进位加法器特点：电路简单、连接方便；但运算速度不高。 2. 超前进位加法器 设计思想可知：C1=A1B1+（A1 B1）C0C2=A2B2+（A2 B2）C1C3=A3B3+（A3 B3）C2依次将上一式的Ci代入下一式，并展开成与或表达式，可以看出，在输入两个二进制数的同时，所有进位只需两级门（与门、或门）的传输时间即可产生。当然，若输入只提供原变量，则需三级门的

29、传输时间，经过四级门的传输时间即可得到和数Si。根据 Ci=AiBi+（Ai Bi）Ci-13.3.2 加法器的用法并行加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器等等。1. BCD码转换成余3码的转换电路由于余3码比相应的BCD码多3。BCD码到余3码的转换电路所以 A4A3A2A1：BCD码B4B3B2B1：常数0011C0：置0则在输出端S4S3S2S1得到余3码。2. 用四位加法器实现一个四位加法/减法器设A=a4a3a2a1，B=b4b3b2b1根据补码运算方法a4a3a2a1b4b3b2b1= a4a3a2a1b4b3b2b1+10000= a4a3a

30、2a1b4b3b2b1+1111+1= a4a3a2a1+ +1（mod24）所以减法运算只要取B的反码且低位加1。 S=0时，执行A加B运算S=1时，执行A减B运算加减控制端S四位加法/减法器3. 用四位加法器设计一个十进制（BCD码）一位加法器 意义：在某些计算机或计算器中，希望直接以十进制数进行算术运算，其输入是十进制BCD码形式，输出也是十进制BCD 码，这样可省去二进制与十进制之间的转换。 一位十进制加法器用经典的方法设计是十分麻烦的，至少要有九个输入和五个输出。因为每个十进制数字都要用四位代码表示，再加上一个低位来的进位输入，所以共有九个输入。同理，输出也是四位代码，再加上向高位的

31、进位，共有五个输出。 用四位加法器集成电路来构成一位十进制加法器。两个一位二进制数相加，其和不会超过18，考虑低位来的进位，其和最大值是19。设想将两个BCD码十进制数加到一个四位二进制加法器，那么加法器的输出将是一个从0到19范围内的二进制和数。显然它并不是我们要求的BCD码输出形式，我们将要求的BCD码和数列出。BCD码和数等于二进制和数BCD 码和数等于二进制和数加上0110，并产生进位输出修正条件C4=1时，需加以修正当二进制和数出现从1010到1111这六种代码之一时，也需要进行修正。和数为10101111时的修正条件卡诺图修正条件为 C=C4+S4S3+S4S2当C=0 时，意味着

32、和数在09之间，不需要修正；当C=1时，意味着和数在1019之间，需要修正。同时，C也就是十进制加法器的进位输出。为了实现加0110修正，可以用另外一个四位二进制加法器来完成。第一个加法器形成的二进制的和送到第二个加法器进行修正运算，第二个加法器的输出就是正确的BCD码和数。一位BCD码加法器C=C4+S4S3+S4S23.3.3 数值比较器在数字计算机和其它数字系统中，常常对两个二进制数或二-十进制数比较。用来比较两个正数的逻辑电路，称为数值比较器。1. 1位数值比较器两个1位二进制数A和B的大小比较，不外乎三种情况：AB用 Z1=1表示AB用Z2=1表示AB用Z3=1表示可列出真值表1位数

33、值比较器真值表由真值表可得：Z1= Z2=Z3=逻辑图1位比较器的逻辑图2. 多位数值比较器比较方法：两个多位数A3A2A1A0和B3B2B1B0相比较时，必须从最高位开始。如果在最高位A3B3，则肯定AB；如果A3=B3，再去比较次高位A2和B2，依此类推。74LS85为四位数值比较器 三个级联输出端：AB、AB、AB，表示本级两个四位二进制数比较的结果输出。 三个级联输入端：AB、AB、AB，表示低四位比较的结果输入； 八个数码输入端：A0 A3和B0 B3，分别表示要进行比较的两个四位二进制数；74LS85比较器功能表3.3.4 数值比较器的用法 片0进行低四位比较两片74LS85比较器

34、级联构成的两个八位二进制数比较器 w3 w2 w1 w0 A3A2A1A0v3 v2 v1 v0 B3B2B1B0级联输入端AB1AB0AB0 片1进行高四位比较w7 w6 w5 w4 A3A2A1A0v7 v6 v5 v4 B3B2B1B0两个八位二进制数比较的结果由片1级联输出端输出。3.4.1 数据选择器 数据选择器（Multiplexer，简称MUX）又称“多路开关”或“多路调制器”。3.4 数据选择器和数据分配器 功能：是在选择输入（又称“地址输入”）信号的作用下，从多个数据输入通道中选择某一通道的数据（数字信息）传输至输出端。 常用的MUX有2选1，如74LS157；4选1，如74

35、LS153、74LS253、74LS353；8选1，如74LS151、74LS152；16选1，如74LS150等。Y=D0( )+ D1( A0)+ D2(A1 )+ D3(A1A0)4选1数据选择器真值表4选1数据选择器逻辑图4选1数据选择器0时，选择器工作，能控制端 =1时，选择器输入的数据被封锁，输出为0 3.4.2 数据选择器的用法1. 数据选择器的扩展（1）两片74LS151连接起来构成16选1数据选择器 当A3=0时， =0、 =1，片(2)禁止、片(1)使能，则 当A3=1时， =1、 =0，片(2)使能、片(1)禁止，则 Y=D8A3 +D9 A3 A0+D15 A3A2A1

36、A0 Y=D0 +D1 A0+D7 A2A1A0（2）4片74LS151和1片74LS139连接起来构成32选1MUX74LS139双2线-4线译码器。当 =0时译码器工作；反之译码器被禁止，输出端 、 、 、 均为1。74LS139的 端也是32选1MUX的选通控制端，当 =1时， 均为1，各个芯片全被禁止，只有当 =0时，电路才处于使能状态。2. 数据传输 数据选择器可根据选择输入端的二进制码，将输入端的并行数据依次传送到输出端，转换成串行数据。 还可与数据分配器配合使用，构成总线串行数据传输系统，实现一路总线按地址输入信号的要求传送多路数据中某一路数据（详见数据分配器的用法）。（1）画出

37、要求实现的逻辑函数F的卡诺图；（2）画出选用MUX器件输出Y的卡诺图；（3）对比两者卡诺图，确定逻辑函数F中各自变量与MUX选择输入变量的关系，为使Y=F，需使各对应的最小项的系数相等；（4）画逻辑图。3. 数据选择器实现组合逻辑函数基本步骤：例3.4.1用8选1MUX（74LS151）实现逻辑函数F=ABC+AC+ABC（1）作函数F的卡诺图（2）作8选1MUX74LS151的卡诺图（3）对比两者卡诺图，设A2=A，A1=B，A0=C，则得D0= D3= D5= D7=1，D1 = D2 = D4 = D6 =0。（4）画出逻辑图 例3.4.2用74LS151实现逻辑函数F（A、B、C、D）

38、=ABCD+ABCD+ABCD+ABC 函数F的自变量个数为4，而74LS151MUX的选择输入端数为3，因此，需从函数F中分离出一个变量D。（1）作分离变量D后函数的卡诺图（2）作8选1MUX74LS151的卡诺图（3）对比两者卡诺图，设A2=A，A1=B，A0=C，则得D0=1，D1= D2= D4= D6=0，D3= D7=D，D5= D（4）画出逻辑图 3.4.3 数据分配器 数据分配器（多路分配器）：将一路输入数据，根据需要传送到多个输出端的任何一个输出端的电路。其功能相当于单刀多掷开关，功能正好与数据选择器相反。 实际上多路分配器都由译码器实现，具体方法是将传送的数据接至译码器的使

39、能端STA，通过改变译码器的输入，把数据分配到不同的通道上。 常用的数据分配器有：1路-4路（74LS139）、1路-8路（74LS138）、 1路-16路（74LS154）等。74LS138作1路-8路数据分配器数据从STA输入时，输出为反码；Y0Y7改作8路数据输出，译码输入A2A0改作为3个选择输入，用于决定输入数据分配到哪一路输出端上。3个选通输入端STA、STB、STC可以选用其中任意一个作为数据输入D。 当STC接D，A2A1A0=000时数据从STB或STC输入时，输出为原码。 若STA、STB 、STC（即D）为1、0、1，译码器禁止，则Y0为1，与STC （即D）相同。 若S

40、TA、STB 、STC （即D）为1、0、0，译码器正常工作，则Y0为0，与STC （即D）相同；数据分配器的用法数据分配器在分配数据路径和数据传输中被广泛应用。1. 分配数据路径分配数据路径就是把一个数据，有选择地传送到多路输出中的某一路去。如一台计算机的数据要分时传送到打印机、绘图仪和监控终端中去，用74LS138作数据分配器，只要合适地选择输入端A2A1A0的状态，计算机的数据D即可分别传送到上述的外部设备中去。2. 多路数据分时传送数据选择器和数据分配器结合起来，可实现多路数据的分时传送，以减少传输线的根数。按常规，若将8路数据从发送端同时传送到接收端，则需要9根线（包括1根地线）。若采用多路数据分时传送，除地线外，仅用3根数据选择线和1根数据线。3.5.1 竞争冒险的概念及产生的原因前面介绍组合逻辑电路的分析和设计中，都是考虑电路在稳定工作情况，并假定所有逻辑门都具有理想的开关特性。3. 5 组合逻辑电路中的竞争冒险由于在门的输入端有竞争，当输入信号发生变化时，就可能导致在输出端产生尖峰脉冲，就叫做冒险或称险象。因此，同一个门的一组输入信号，由于通过不同数目的门