基于FPGA的机载应答机分集处理设计

1、 基于FPGA的机载应答机分集处理设计 夏喜龙 祝正燕Summary本文介绍了一种基于FPGA的机载应答机分集设计，通过仿真测试、系统测试表明：分集处理设计达到相关标准的技术要求，通过分集功能，能够有效提高载机对空、对地以及机动条件下的识别概率，对提高二次雷达系统监视性能有着重要的意义。【Key】分集 FPGA 机载应答机 diversitytransponder1 引言具备分集（diversity）特性的机载应答机装有上下两个天线，可根据上下天线的信号强弱、到达时间作出应答处理，能够有效提高应答机的覆盖范围，对提高二次雷达系统的性能有着重要的意义。2 技术需求按照ICAO附件10及DO-18

2、1E中对机载应答机的要求，机载应答机分集特性应具备如下特性：（1）从最低触发电平MTL+3dB到-21dBm的询问信号范围内，且上天线和下天线接收的询问信号延时0.125s内时：1.当两天线接收到的询问信号功率3dB时，应答发射信号从信号强的天线发射出去;2.当两天线接收到的询问信号功率3dB时，应答发射信号可从任一天线发射出去;（2）从最低触发电平MTL+3dB到-21dBm的询问信号范围内，且上天线和下天线接收的询问信号延时0.375s内时：采用先到先响应原则，应答发射信号将选择先收到询问信号的通道/天线。3 分集处理设计分集判别设计如图1所示，分集判别分上通道（top）和下通道（bot）

3、和两个通道，以上通道为例，判决流程如下：（1）当收到编码触发信号后，首先将编码触发延迟0.2us;（2）判断下通道是否有编码触发信号，如果有，则进行幅度判决，如果无，则进行时间判别;（3）最终生成幅度和时间判别结果。判决融合模块将上下通道的判决结果融合输出。4 测试验证4.1 软件仿真结果依次进行了时间判别机制和幅度判决机制仿真，如图2所示，上通道信号提前下通道信号0.375us到达，幅度指示信号（ant_sel_in）为下通道，天线选择输出（ant_select）为上通道，证明时间判别机制有效。如图3所示，下通道信号提前下通道信号0.125us到达，幅度指示信号（ant_sel_in）为下通

4、道，天线选择输出（ant_select）为下通道，证明幅度判别机制有效。4.2 系统测试依托于JZ/YD 126XD机载应答机进行了地面测试及空中试验，测试表明，系统分集特性满足ICAO附件10及DO-181中对机载应答机的要求。5 结语通过仿真测试、系统测试表明，分集处理设计达到相关标准的技术要求，通过分集功能，能够有效提高载机对空、对地以及机动条件下的识别概率，对提高二次雷达监视性能有着重要的意义。Reference1黎廷璋编著.空中交通管制应答机M.国防工业出版社，1992（07）.2国际民用航空公约附件10.3Minimum Operational PerformanceStandards for Air Traffic ControlRadar Beacon System/Mode Select（ATCRBS/Mode S