A-电磁兼容设计

1、电磁兼容设计技术中国赛宝实验室赛宝质量安全检测中心：朱文立TELFAX-Mail: zwl ; gzzwl- 电磁兼容设计技术课程内容关键元器件的选择产品设计流程产品电磁兼容设计流程框图电路的选择和设计印制电路板的设计接地和搭接设计屏蔽技术应用滤波技术应用时钟电路的设计产品/设备内部布置导线的分类和敷设板级电磁兼容设计整机电磁兼容设计系统电磁兼容设计设计时请注意先后次序电磁兼容设计技术关键元器件的选择无源器件的选用开关元件的选用 磁性元件的选用 连接器件的选用 元器件选择的一般规则 模拟与逻辑有源器件的选用 关键元器件的选择作为整机的基本

2、单元构件，元器件的合理选择是整机的电磁兼容符合性的基石。电磁兼容设计技术1 关键元器件的选择在大多数情况下，电路的基本元件满足EMC的程度将决定着功能单元和最后的设备满EMC的程度。实际的元件并不是“理想”的，本身可能就是一个干扰源或敏感设备。选择合适的电子元件的主要准则包括带外特性和电路装配技术：因为是否能实现电磁兼容性往往是由远离基频的元件响应特性来决定的。有时也可以利用元件具有的特性进行抑制和防止干扰。而在许多情况下，电路装配又决定着带外响应和不同电路元件之间互相耦合的程度。电磁兼容设计技术无源器件的选用电阻器的选用 电容器的选用 二极管的选用 无源器件的选用有源器件产生的干扰一般通过无

3、源器件向外发射，也可通过无源器件来消除。电磁兼容设计技术1.1 无源器件的选用所有的无源器件都包含寄生电阻，电容和电感。在电磁兼容问题容易发生的高频段，这些寄生参数经常占主导地位，并使器件功能彻底发生变化。例如，在高频电路中，碳膜电阻或者变成电容（由于旁路电容C），或者变成电感（由于引线自感和螺线）；线绕电阻在几千赫兹以上因其绕线电感的存在是不适合使用的；电容由于其内部结构和其外引线自感的影响会发生谐振，超过第一个谐振频率点后，就呈现显著的感抗。电磁兼容设计技术有两类基本的电子元件：有引脚的和无引脚的元件。有引脚线元件有寄生效果，尤其在高频时。该引脚形成了一个小电感。引脚的末端也能产生一个小电

4、容性的效应。因此，引脚的长度应尽可能的短。无引脚且表面贴装的元件的寄生效果要小一些。从电磁兼容性看，表面贴装元件效果最好，其次是放射状引脚元件，最后是轴向平行引脚的元件。表面贴片元件比其它元件寄生参数小得多，而且能在直到很高的频率提供令人满意的参数。比如，贴片电阻（1k以下）在1GHz时仍保持电阻性。电磁兼容设计技术1.1.1 电阻器的选用：表面贴装电阻总是优于有引脚电阻。对于有引脚的电阻，应首选碳膜电阻，其次是金属膜电阻，最后是线绕电阻。由于在相对低的工作频率下（约MHz数量级），金属膜电阻是主要的辅助元件，因其适合于高准确度电路。线绕电阻有很强的电感特性，不适合使用在50kHz以上频率的电

5、路中，在对频率敏感的应用中也不能用它。在放大器的设计中，增益控制电阻的位置应该尽可能的靠近放大器电路以减少电路板的电感。在上拉/下拉电阻的电路中，所有的偏置电阻必须尽可能靠近有源器件及它的电源和地。在稳压（整流）或参考电路中，直流偏置电阻应尽可能地靠近有源器件以减轻去耦效应。在RC滤波网络中，最好使用无感电阻器和贴片电阻器，以获得较好的高频特性。压敏电阻器通常用在电源电路和与室外连接的控制和通讯接口电路，它能取到很好的防雷击浪涌效果。电磁兼容设计技术1.1.2 电容器的选用：铝质电解电容通常是在绝缘薄层之间以螺旋状缠绕金属箔而制成，使得该部分的内部感抗增加。钽电容由一块带直板和引脚连接点的绝缘

6、体制成，其内部感抗低于铝电解电容。陶瓷电容的结构是在陶瓷绝缘体中包含多个平行的金属片。其主要寄生为片结构的感抗。铝电解电容和钽电解电容适用于低频终端，主要是存储器和低频滤波器领域。在中频范围内（从kHz到MHz），陶质电容比较适合，常用于去耦电路和高频滤波。特殊的低损耗（通常价格比较昂贵）陶瓷电容和云母电容适合于甚高频应用和微波电路。电容具有低的ESR（即等效串联电阻）值是很重要的，因为它会对信号造成大的衰减。电磁兼容设计技术旁路电容：旁路电容的主要功能是产生一个交流分路，从而吸收那些不需要的高频能量。旁路电容一般作为高频分路器件来减小对电源模块的瞬态电流需求。通常铝电解电容和钽电容比较适合作

7、旁路电容，其电容值取决于PCB板上的瞬态电流需求。去耦电容：去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播和将噪声引导到地。实际上，旁路电容和去耦电容都应该尽可能放在靠近电源输入处以帮助高频噪声。为了得到更好的EMC特性，去耦电容还应尽可能地靠近每个集成块（IC）。陶瓷电容常被用来去耦，其值决定于最快的滤除信号的上升时间和下降时间。为了去耦，应该选择ESR值低于1欧姆的电容。电磁兼容设计技术用于信号线滤波的三端电容电磁兼容设计技术三端电容的符号贴片式三端电容三端电容的插入损耗三端电容的不足电磁兼容设计技术穿心电容（馈通滤波器）穿心电容结构及安装穿心电容插入损

8、耗电磁兼容设计技术电容谐振：如图1所示，电容在低于谐振频率时呈现容性，而后，电容将因为引线长度和布线自感呈现感性。表1则出了两种陶瓷电容的谐振频率。我们看到表面贴装类型的谐振频率是通孔插装类型的两倍。表1 : 电容的谐振频率电容值通孔插装（0.25引线）表面贴装（0805）1.0F2.5MHz5MHz0.1F8MHz16MHz0.01F25MHz50MHz1000pF80MHz160MHz100pF250MHz500MHz10pF800MHz1600MHz图1 电容谐振特性钡钛酸盐（Z5U） 银钛酸盐（NPO）电磁兼容设计技术 另一个影响去耦效力的因素是电容的绝缘材料。去耦电容的制造中常使用钡

9、钛酸盐（Z5U）和银钛酸盐（NPO）这两种材料。Z5U具有较大的介电常数，更适合用作低频去耦。NPO具有较低的介电常数，用作50MHz以上频率的去耦。将两个谐振频率不同的去耦电容并联，可以在更宽的频谱分布范围内降低电源网络产生的开关噪声。能提供更宽的布线以减小引线自感，因此也就能更有效的改善去耦能力。两个电容的取值应相差两个数量级以提供更有效的去耦。电磁兼容设计技术数字电路的去耦，低的ESR值比谐振频率更为重要。在交流电源电路中使用的电容，一定要注意其性质和耐压等级。在交流电源火线与火线、火线与零线间须使用X电容；火线与地线间、零线与地线间须使用Y电容；对开关电源初级地与次级地之间的隔离电容也

10、需使用Y电容。电磁兼容设计技术1.1.3 二极管的选用：特性EMC应用注释整流二极管大电流；慢响应；低功耗无电源肖特基二极管低正向压降；高电流密度；快速反向恢复时间快速瞬态信号和尖脉冲保护开关式电源齐纳二极管反向模式工作；快速反向电压过渡；用于嵌位正向电压ESD保护；过电压保护；低电容高数据率信号保护发光二极管（LED）正向工作模式；不受EMC影响无当LED安装在远离PCB外面板上作发光指示时会发生辐射瞬态电压抑制二极管（TVS）类似齐纳二极管工作于雪崩模式：宽嵌位电压；嵌位正向和负向瞬态过渡电压抑止ESD激发瞬时高电压/抑止瞬时尖脉冲变阻二极管(VDR：电压随电阻变化)(MOV：氧化金属变阻

11、器)覆盖金属的陶瓷粒ESD保护；高压和高瞬时保护可选齐纳二极管和TVS表2 ：二极管特性 电磁兼容设计技术 二极管是抑制尖峰电压噪声源的最有效的器件之一。图2中的二极管用于抑制高压开关的尖峰电压。图3是典型的变压和整流电路，D2是肖特基或齐纳二极管，用于抑制滤波后的尖峰瞬态噪声电压。无论有刷还是无刷电机，当电机运行时，都需要噪声抑制二极管抑制电刷噪声或换向噪声。在电源输入电路中，需要用TVS或MOV进行噪声抑制。TVS也可以解决信号接口的静电放电问题。图2：开关尖峰抑制图3：变压器尖峰抑制电磁兼容设计技术无源元器件，无论是电阻、电容、电感均为组成滤波器的重要部分。当将无源器件在高频下使用时，了

12、解所有的寄生参数是十分有用的。合格器件的生产厂商向用户提供了产品有关的寄生数据，有时甚至还提供宽频带范围的阻抗特性（这些常常揭示出器件自身的谐振）。有些无源器件需安全评定，尤其是连到危险电压上的所有器件。如果在高速信号的场合或要满足EMC的场合使用寄生参数未知的无源器件，可能要进行多次设计，并有可能会推迟产品推上市场的时间。电磁兼容设计技术模拟与逻辑有源器件的选用模拟器件的选择 逻辑器件的选择 IC插座及IC封装选择 模拟与逻辑有源器件的选用干扰的来源电磁兼容设计技术1.2 模拟与逻辑有源器件的选用有源器件可分为调谐器件和基本频带器件。调谐器件起带通元件作用，其频率特性包括：中心频率、带宽、选

13、择性和带外乱真响应。基本频带器件起低通元件作用，其频率特性包括：截止频率、通带特性、带外抑制特性和乱真响应。此外还有输入阻抗特性和输入端的平衡/不平衡特性等。有源器件有两种电磁发射源：传导干扰通过电源线、接地线和互连线进行传输，随频率增加而增加；辐射干扰通过器件本身或通过互连线进行辐射，随频率的平方而增加。瞬态地电流是传导干扰和辐射干扰的一种骚扰源，减少瞬态地电流必须减小接地阻抗和使用去耦电容。逻辑器件的敏感度特性取决于直流噪声容限和噪声抗扰度。逻辑器件的翻转时间越短，所占频谱越宽。为此，应在保证实现功能的前提下，尽可能增加信号的上升/下降时间。电磁兼容设计技术1.2.1 模拟器件的选择：模拟

14、器件的敏感度特性取决于灵敏度和带宽，而灵敏度以器件的固有噪声为基础。从电磁兼容的角度，希望发射、转换速率、电压波动、输出驱动能力要尽量小；对大多数有源模拟器件而，抗扰度是一个值得考虑的重要因素。来自不同厂商的同一型号及指标的运算放大器，可有明显不同的电磁兼容性能，因此确保后续产品性能参数的一致性是十分重要的。敏感模拟器件的厂商提供电磁兼容或电路设计上的信噪处理技巧或PCB布局，这表明他们关心用户的需求，有助于用户在购买时权衡利弊。电磁兼容设计技术1.2.2 逻辑器件的选择：大部分数字IC生产商都至少能生产某一系列辐射较低的器件，同时也能生产几种抗ESD的I/O芯片，有些厂商还可供应电磁兼容性能

15、良好的VLSI。大多数数字电路采用方波信号同步，这将产生高次谐波分量。在满足产品技术指标的前提下应尽量选择低速时钟。在HC系列器件适用时绝不要使用AC系列器件，CMOS4000系列器件适用就不要用HC系列器件。必要时，应选择集成度高并有电磁兼容特性的集成电路。由不同厂家生产的具有相同型号及指标的器件也能有显著不同的电磁兼容特性，这一点对于确保陆续生产的产品具有稳定的电磁兼容符合性是很重要的。电磁兼容设计技术高技术集成电路的生产商可以提供详尽的电磁兼容设计说明。设计人员要了解这些并严格按要求去做。详尽的电磁兼容设计建议表明：生产商关心的是用户的真正需求，这在选择器件时是必须考虑的因素。在早期设计

16、阶段，如果IC的电磁兼容特性不清楚，可以通过一简单功能电路（至少时钟电路要工作）进行各种电磁兼容测试，条件允许时要尽量在高速数据传输状态完成操作。发射测试可方便地在一标准测试台上进行，用来筛选那些明显地比其他一些器件噪声小得多的器件。测试抗扰度可采用同样的方式进行，以寻找能承受更大干扰的器件。电磁兼容设计技术1.2.3 IC插座及IC封装选择：IC座对电磁兼容很不利，建议直接在PCB上焊接表贴芯片。具有较短引线和体积较小的IC芯片则更好，BGA及类似芯片封装的IC在目前是最好的选择。安装在座上的（更糟的是插座本身带有电池）IC的发射及敏感特性经常会使一个本来良好的设计变坏。因此，最好采用直接焊

17、接到电路板上的表贴IC。带有ZIF座和在处理器（能方便升级）上用弹簧安装散热片的母板，需要额外的滤波和屏蔽。即使如此，选择内部引线最短的表贴ZIF座也是有好处的。电磁兼容设计技术1.3 磁性元件的选用磁性元件是一种可以将磁场和电场联系起来的元件，与磁场互相作用的能力使其潜在地比其他元件更为敏感。此元件一方面会产生令人讨厌的电磁干扰，同时它又是抑止电磁干扰不可或缺的器件。图4所示是两种基本类型的电感：开环和闭环。它们的不同在于内部的磁场环。在开环设计中，磁场通过空气闭合，这将引起辐射并带来电磁干扰（EMI）问题。而闭环设计中，磁场通过磁芯完成磁路，其电磁特性更理想。图4 电感中的磁场电磁兼容设计

18、技术电感没有寄生感抗，因此表面贴装类型和引线类型没有什么差别。如图5所示，在选择开环电感时，绕轴式比棒式或螺线管式更好，因为这样磁场将被控制在磁芯体的局部范围。对闭环电感来说，磁场被完全控制在磁心。螺旋环状的闭环电感的一个优点是：它不仅将磁环控制在磁心，还可以自行消除所有外来的附带场辐射。 图5：开环电感电磁兼容设计技术电感的磁芯材料主要有两种：铁和铁氧体。铁磁芯电感用于低频场合（几十kHz），而铁氧体磁芯电感用于高频场合（到MHz）。因此铁氧体磁芯电感更适合于电磁兼容应用。铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上滤除高频干扰，吸收瞬态脉冲。在电磁兼容应用中特别使用了两种特殊的电感

19、类型：铁氧体磁珠和铁氧体磁夹（环）。铁氧体磁珠是单环电感，通常单股导线穿过铁氧体型材而形成单环。这种器件在高频范围的衰减约为10dB，而直流的衰减量很小。类似铁氧体磁珠，铁氧体夹在高达MHz的频率范围内的共模（CM）和差模（DM）的衰减均可达到10dB至20dB。电磁兼容设计技术常见插脚磁珠常见贴片磁珠和磁珠排高频磁珠参数曲线电磁兼容设计技术铁氧体是一种立方晶格结构的亚铁磁性材料。对于抑制电磁干扰用的铁氧体，它的等效电路为由电感L和电阻R组成的串联电路，其中L和R都是频率的函数，随着频率增加而增加。铁氧体电感串连在信号通道可构成了一个低通滤波器：低频时R很小，L起主要作用，电磁干扰被反射而受到

20、抑制；高频时R增大，电磁干扰能量被吸收并转换成热能。通常铁氧体磁导率越高，抑制的频率就越低。此外，铁氧体的体积越大，抑制效果越好。在体积一定时，长而细的形状比短而粗的抑制效果好，内径越小抑制效果也越好。抑制元件横截面越大，越不易饱和，可承受的偏流越大。铁氧体抑制元件应当安装在靠近干扰源的地方。对于输入/输出电路，则应尽量靠近屏蔽壳的进、出口处。电磁兼容设计技术电感器也是一种磁性元件，它是构成滤波器的核心元件。磁性元件还包括各种类型的变压器和磁耦合元件。无论是电源变压器、开关变压器还是隔离变压器，它的高频特性直接影响到产品的电磁兼容传导骚扰特性和辐射骚扰特性，同时其磁泄漏的大小直接影响到产品的内

21、部干扰特性。变压器线圈的绕制方式、磁芯材料的性质、磁芯的形状等直接会影响到整机的电磁兼容性能。当一个产品的电磁骚扰问题采用其它方式不能奏效时，不妨采用几种不同形式的变压器试试，或许会有意想不到的收获。磁耦合元件能传递交变信号，其参数直接会影响到产品向外辐射的能量的大小，频率特性等。对任何一个产品，传输通道的高频信号的选择是通过磁耦合元件的调谐来实行的。电磁兼容设计技术1.4 开关元件的选用此处的开关元件指广义的开关元件，包括继电器（电磁继电器、固态继电器）；传统意义上的接触开关；工作在功率电路中的开关元件如可控硅、晶闸管；工作在开关电源中的开关管、开关变压器、整流管等。这类电路有一个显著特点就

22、是其工作在高压大电流电路的通断状态，这些电路的连接中若存在储能元件，会在电路接通和断开瞬间产生远比正常工作状态大得多的高压或大电流，对外形成电磁骚扰，同时也会对这些元器件形成冲击，而影响其寿命。选择能抑止通断瞬间产生的非正常高压或大电流的开关元件和给这些开关元件增加必要的脉冲吸收电路和保护电路是非常必要的。电磁兼容设计技术对电磁继电器和传统意义上的接触开关来说，其开关为接触式机械开关，其开关瞬间的触点抖动和产生的拉弧会对同一供电网络上的其它设备产生传导骚扰，对附近工作的设备会产生辐射骚扰。应选用防触点抖动和具备灭弧功能的继电器和开关。对大功率负载应采用软启动的方式，以降低其对开关触点的冲击和由

23、此形成的电磁骚扰的大小。对电磁继电器来说，其驱动回路是典 型的开关状态下的感性回路，为保护 驱动元件，须在驱动线圈上增加脉冲 吸收回路。见图6所示。图6：继电器的保护电磁兼容设计技术对工作在功率电路中的可控硅、晶闸管和固态继电器，它们均为半导体开关器件。若开关回路中有容性或感性负载存在，在电路通断瞬间会在半导体器件两端产生非正常高压或大电流，不但会对电网形成冲击，同样对这些功率半导体器件可能会是致命的，因此，脉冲吸收和保护回路是必不可少的。在交流电路中，对这些功率半导体器件采取过零触发的方式是最佳选择。对大功率负载采用软启动的方式，在此处更加必要。对工作在开关电源中的开关管、开关变压器、整流管

24、来说，由于其工作在频率较高的脉冲工作状态，其情况比前两种工作状态复杂得多，下面分别进行分析。电磁兼容设计技术对同一开关电源，不同特性的开关管进行辐射骚扰测试，整体骚扰最大的与最小的可能相差1520dB。对传导骚扰的频率高端，我们也发现同样的现象。这与开关管在设计中有否考虑电磁兼容有关。好的开关管在设计中考虑到了高频率抑制及开关瞬间的震荡并兼顾了转换效率，这种开关管成本可能会高些。开关电源中，开关变压器对电磁兼容的影响表现在两个方面：一个是初级线圈与次级线圈间的分布电容Cd，一个是开关变压器的漏磁。通过在初级线圈与次级线圈间加静电屏蔽层并引出接地，这样可以大大减小分布电容Cd，从而减少了初、次级

25、的电场骚扰耦合。为了减小开关变压器的漏磁，可以选择封闭磁芯，另外，还可以通过在开关变压器外包高磁导率的屏蔽材料抑制漏磁。对二次整流回路：低压大电流的整流回路，快速恢复的肖特基二极管是一种较好的选择。对高压输出电路可选用其他快速恢复二极管或带软恢复特性的二极管。电磁兼容设计技术1.5 连接器件的选用连接器是无源元件，其功能是提供两电路之间的电气连续性，并保证在它们的周围有足够的隔离。连接器的选择、安装位置和方式直接关系到产品是否可以通过电磁兼容测试。连接器可以分类为：低频功率、低频信号、高频功率或高频信号传输连接器。对电磁骚扰而言，连接器有关特性有：交扰、特性阻抗、接触阻抗、插入损耗、屏蔽、带滤

26、波器插脚和压敏电阻器插脚等。对开关电源而言，当其传导或辐射骚扰不能满足要求时，在交流或直流电源输入端选择带有滤波器的连接插座有时会起到事半功倍的效果。此时应注意带有滤波器的连接插座的金属外壳须与机壳和设备地保持紧密和良好的连接。电磁兼容设计技术对包含有多组信号的连接器，选择交扰小的连接器就变得重要了。同时信号线之间应用地线隔离。带有脉冲和大功率的信号线应尽量远离低压小信号的敏感线，必要时可分别使用不同的连接器并屏蔽隔离。对低频大功率信号，选择接触电阻较小的连接器是非常必要的。对低频连接器，有时为防止内部骚扰外泄和外部骚扰进入，须选择带有滤波器的连接插座。对高频信号和高频功率连接器，为了防止信号

27、发生反射和形成驻波，连接器的特性阻抗应尽量与连接电缆的特性阻抗保持一致，同时应有较好的屏蔽，以防止高频信号发生泄漏。对高频功率连接器还需较小的接触阻抗和插入损耗，以减小其功率的衰减。对于与室外电缆连接的信号连接器和电源连接器，有时为了防止浪涌冲击进入设备内部，可选用插脚带有压敏电阻器的连接器。电磁兼容设计技术1.6 元器件选择一般规则(1) 在高频时，和引线型电容器相比，应优先进用引线电感小的穿心电容器或支座电容器来滤波。(2) 在必须使用引线式电容时，应考虑引线电感对滤波效率的影响。(3) 铝电解电容器可能发生几微秒的暂时性介质击穿，因而在纹波很大或有瞬变电压的电路里，应该使用固体电容器。(

28、4) 使用寄生电感和电容量小的电阻器。片状电阻器可用于超高频段。(5) 大电感寄生电容大，为了提高低频部分的插损，不要使用单节滤波器，而应该使用若干小电感组成的多节滤波器。(6) 使用磁芯电感要注意饱和特性，特别要注意高电平脉冲会降低磁芯电感的电感量和在滤波器电路中的插损。(7) 尽量使用屏蔽的继电器并使屏蔽壳体接地。(8) 选用有效地屏蔽、隔离的输入变压器。电磁兼容设计技术(9) 用于敏感电路的电源变压器应该有静电屏蔽，屏蔽壳体和变压器壳体都应接地。(10) 设备内部的互连信号线必要时使用屏蔽线，以防它们之间的骚扰耦合。(11) 为使每个屏蔽体都与各自的插针相连，应选用插针足够多的插头座。(

29、12) 设计时要特别注意用于低电平信号和低阻抗电路的连接器，以及阻抗增大会引起误差而又不能方便探测到的连接器。(13) 分系统间的连接电缆和连接器的设计要协调一致。（例如，不能一端要求其所有屏蔽层彼此隔开，而另一端却只给一个连接器留一根插针供屏蔽层端接。不能一端用屏蔽线控制骚扰辐射，而另一端却选用非导电涂层的连接器。）(14) 不要让主电源线和信号线通过同一连接器。(15) 尽量不要让输入输出信号线通过同一连接器。(16) 根据导线分类，正确进行连接器屏蔽层端接。电磁兼容设计技术电路的选择和设计单元电路设计 微控制器电路设计 逻辑电路设计 电子线路设计一般规则模拟电路设计 电路的选择和设计电磁

30、兼容设计技术单元电路设计放大电路设计 电源电路设计 A/D、D/A电路设计 IC的线路设计 RAM电路设计 单元电路设计一般屏蔽盒设计 扩展频谱时钟技术 电磁兼容设计技术2.1.1 放大电路设计对于单级放大电路设计，其接地点一般选择为放大器输出一方，而使信号源与地隔离。这样可使负载免受地电位差的影响，从而抑制了噪声干扰。此外，对于单级放大电路，应单点接地。而一般电子设备低电平级电路是易受干扰电路，多级电路应采用串联式单点接地，其接地点选择在低电平级电路的输入端，以便电路受地电位差的干扰最小。2.1.2 RAM电路设计对于数字电路中的RAM电路，其地址总线和数据驱动器尽可能靠近存储器，以防止线长

31、引入电感，造成因延迟引起的误动作。由于高温会加速RAM结点的漏电，所以不能使器件过热，布局时应留有散热空间或采用散热措施。电磁兼容设计技术2.1.3 A/D、D/A电路设计：由于A/D、D/A器件易受干扰，所以须单独布置元器件。由于器件本身同时存在模拟电路和数字电路，故电源与地应做到模拟与数字相分离。而且这类器件电源与其他供电电路应采用滤波器隔离技术以减少其它电路的干扰。同时可以选用光电耦合器提高器件抗干扰能力，减少传输损耗及干扰。可以将转换器直接做到传感器上，以减少线路干扰。电磁兼容设计技术2.1.4 电源电路设计：电源是重要的系统内部噪声源，同时也是外部噪声较易侵入的部件。系统内部噪声或系

32、统外部噪声可以通过电源传导，干扰内部其他设备；一个系统产生的噪声也可以通过电源传导干扰外部其他系统。抑制传导干扰的方法主要是滤波。这样不仅防止电网干扰进入系统内部，也防止系统本身产生的干扰进入电网。对于多级电源，可以采用浮地将中间各级加以隔离，以提高抗耦合干扰能力。同时由于电源相对系统来说是大电流、高电压、低频率的部件，容易引起电磁场辐射干扰；此外对于电源变压器、铁氧体磁芯等，也容易发生漏磁，引起磁场干扰。抑制电磁场干扰最有效的方法就是电磁屏蔽。铁质材料的外壳是电源电路有效的电磁屏蔽体。当磁场泄漏可以忽略时，铜、铝屏蔽罩也是极佳的屏蔽材料。电磁兼容设计技术2.1.5 集成电路的线路设计：现代数

33、字集成电路（IC）在高速开关的情况下需要电源提供大的瞬时功率，因此必须加去耦电容以满足瞬时功率要求。IC路有多种封装结构，引脚越短，电磁干扰问题越小。IC应首选表贴器件，甚至直接在PCB板上安装裸片。IC的引脚排列也会影响电磁兼容性能。因此IC的VCC与GND之间的距离越近，去耦电容越有效。无论是集成电路、PCB板还是整个系统，大部分噪声都与时钟频率及其高次谐波有关。合理的地线、适当的去耦电容和旁路电容能减小时钟辐射。用于时钟分配的高阻抗缓冲器也有助于减小时钟信号的反射和振荡。TTL和CMOS器件混合逻辑电路会产生时钟、有用信号和电源的谐波，因此，最好使用同系列的逻辑器件。由于CMOS器件的门

34、限宽，为设计者优选器件。需要特别注意的是，未使用的CMOS输入引脚应该接地线或电源。否则极易造成电路出错。电磁兼容设计技术2.1.6 一般屏蔽盒设计：对于高频电路，辐射是其主要的干扰途径，所以在设计时，通常加屏蔽盒进行屏蔽，抑制干扰传播。屏蔽盒的腔体一般可以采用厚的金属块直接车、铣加工出内腔，这样屏蔽腔体不存在接缝，各处密度相同，屏蔽效能最佳。因此普遍应用于高频特别是微波频段的电路屏蔽。对频率较低且屏蔽要求不太高的屏蔽盒，可以采用金属型材围框成型。另外，还有采用金属板材拼接、螺装成型。这几种结构加工简单，成本低。此外，电路板上关键元器件需要屏蔽时，可用薄钢板围成框架或小屏蔽罩直接固定在电路板上

35、进行屏蔽。由于安装面(屏蔽盖)的缝隙，会造成电磁骚扰泄露。可采用增加缝隙深度或增加装配面处构件强度的方法。对于屏蔽要求较高的设备，可以采用双层屏蔽盖方式。电磁兼容设计技术2.1.7 扩展频谱时钟技术：所谓的“扩展频谱时钟”是一项能够减小辐射测量值的新技术。这种技术是对时钟频率进行1%2%的调制，从而扩散谐波分量，以便在CISPR或FCC发射测试中的峰值较低。调制度要控制在音频范围内，这样才不会使时钟信号失真。图7是一个时钟谐波发射改善的示意图。扩展频谱时钟不能应用于有严格时 间要求的通信网络中，比如以太网、 光纤、FDD、ATM和ADSL。绝大多数来自数字电路发射的问题 是由于同步时钟信号。非

36、同步逻辑 将大大地降低发射量，同时也可获 得真正的扩频效果，而不只是集中 在时钟谐波上产生发射。电磁兼容设计技术2.2 模拟电路设计大多数模拟设备的抗扰度问题是由射频解调引起的。运放每个管脚都对射频干扰十分敏感。为了防止解调，模拟电路的反馈回路需在宽频带范围内处于线性及稳定状态。同时需要对容性负载进行缓冲。获得一稳定且线性的电路后，其所有连线可能还需滤波，且只能使用无源滤波器（最好是RC型）。应避免采用输入、输出阻抗高的电路。比较器必须具有迟滞特性（正反馈），以防因干扰产生误动作，还可防止靠近切换点处的振荡。不要使用比实际需要快得多的输出转换比较器，保持dV/dt在较低状态。有些模拟集成电路内

37、的电路对辐射干扰极为敏感，这时可用小金属壳将其屏蔽起来，并将屏蔽盒焊接到PCB地线面上。模拟器件也需要为电源提供高质量的射频旁路和低频旁路。对每个运放、比较器或数据转换器的每个模拟电源引脚的RC或LC滤波都是必要的。对模拟电路而言，模拟本振和IF频率一般都有较大的泄漏，所以需要着重屏蔽和滤波。电磁兼容设计技术2.3 逻辑电路设计对高频数字电路布局时应作到有关的逻辑元件应相互靠近，易产生干扰的器件(如时钟发生器)或发热器件应远离其他集成电路。由于高频数字信号正负电平转换时间短、转换电流大，往往会产生尖脉冲，通过电源线给系统带来致命的干扰。这样需要在每一个器件的电源输入端就近并上一个小电容来旁路尖

38、峰干扰。接口缓冲电路可以防止由于击穿造成的关键器件的损坏。将多余端口接地或通过电阻接电源可以防止端口感应造成的干扰。并联电容或涂静电防护漆可以防止端口的静电感应及静电电荷积累放电干扰。有些数字IC产生高电平辐射，常将其配套的小金属盒焊接到PCB地线而取得屏蔽效果。电磁兼容设计技术防止逻辑电路产生电磁兼容问题的主要措施如下：对输入和按键采用电平检测（而非边沿检测）使用前沿速率尽可能慢且平滑的数字信号（不超过失真极限）在PCB板上，允许对信号边沿速度或带宽进行控制（例如，在驱动端使用软铁氧体磁珠或串联电阻）降低负载电容，以使靠近输出端的集电极开路驱动器而便于上拉，电阻值尽量大处理器散热片与芯片之间

39、经导热材料隔离，并在处理器周围多点射频接地电源的高质量射频旁路（解耦）在每个电源管脚都是重要的高质量电源监视电路需对电源中断、跌落、浪涌和瞬态干扰有抵抗能力需要一只高质量的“看门狗”决不能在“看门狗”或电源监视电路上使用可编程器件电源监视电路及“看门狗”也需适当的电路和软件技术，以使它们可以适应大多数的不测情况当逻辑信号沿的上升/下降时间比信号在PCB走线中传输一个来回的时间短时，应采用传输线技术电磁兼容设计技术在逻辑电路中，数字信号的传输线的处理也相当重要。当电路在高速运行时，在源和目的间的阻抗匹配非常重要。否则过量的射频能量将会引起电磁兼容性问题。信号端接（匹配）不但能减少在源和目的之间的

40、信号反馈和振铃，而且也能减缓信号边沿的快速上升和下降。时钟电路通常是最主要的射频发射源，应作好元件的布局，从而使时钟走线最短，同时保证时钟线在PCB的一面但不通过过孔。当一个时钟必须经过一段长长的路径到达许多负载时，可在负载旁边安装一时钟缓冲器，这样，长轨线（导线）中的电流就小很多了。长轨线中的时钟沿应尽量圆滑，甚至可用正弦波，然后由负载旁的时钟缓冲器加以整形即可。电磁兼容设计技术2.4 微控制器电路设计微控制器（MCU）是逻辑电路的核心，也是逻辑电路中产生电磁兼容问题的核心和关键。时下许多IC制造业者不断地减小微控制器的尺寸会使晶体管开关速度更快，从而使时钟频率的谐波分量变大。这样就会造成最

41、初时电路中的MCU是正常的，但以后在产品生产周期中的某个时间就可能出现EMC有问题。MCU通常有片上振荡电路，它外接单独的晶振或谐振器即可工作。时钟频率选择应选择保障系统正常工作的最低时钟频率。时钟振荡器应最接近MCU的时钟引脚，以减小时钟的干扰。电磁兼容设计技术2.4.1 I/O口引脚:对于大多数MCU，引脚通常都是高阻输入或混合输入/输出。需要有电阻（4.7k或10k）连接每个引脚到地或者到供电电平，以便确保一个可知的逻辑状态。2.4.2 IRQ口引脚：IRQ是MCU元件中最敏感的引脚之一。确保与中断请求引脚的任何连线都有瞬时静电放电保护是非常重要的。在IRQ连线上有双向二极管、TVS或金

42、属氧化变阻器端接通常就足够了。即便是对价格很敏感的应用，IRQ线上的电阻端接也同样不可缺少。2.4.3 复位引脚：不恰当的复位将导致MCU工作的紊乱，复位电路不允许受到干扰，独立的复位控制芯片或低阻抗的复位电阻加上大容量低泄漏，高频反应性能好的陶瓷电容复位电路是较好的选择。电磁兼容设计技术电子线路设计一般规则电源电路设计规则 数字电路设计规则 放大器电路设计规则 控制单元电路设计规则 电子线路设计一般规则其他设计规则 电磁兼容设计技术2.5 电子线路设计一般规则每种单元都可以描述为接收一个输入信号、并对输入信号进行加工，然后在输出端输出加工过的信号。必须考虑在输入端可能存在的不希望有的信号，也

43、要考虑经过输入端之外的其它通路进入的无用信号。最好在输入点上处理这些无用信号。2.5.1 电源电路设计规则设备电源的电磁兼容涉及对供电线上的传导发射的敏感度和传导到供电线上的发射。在设备内，一方面电源中产生的无用信号可以很容易地耦合到各功能单元中去；另一方面，一个单元中的无用信号可能通过电源的（公共阻抗）耦合到其它单元中去。电磁兼容设计技术(1) 在可能的条件下，单独为各功能单元供电。(2) 使用公共电源的所有电路尽可能彼此靠近。(3) 使用公共电源的所有电路必须互相兼容。(4) 应在交直流干线上使用电源滤波器，以防外部骚扰通过电源进入设备，防止开关瞬变和设备内部产生的其它信号进入初级电源。(

44、5) 有效隔离电源的输入和输出线及滤波器的输入和输出线。(6) 对电源进行有效的电磁场屏蔽，特别是开关电源。(7) 开关电源会引起高频辐射和传导骚扰，但它又有排斥电力线瞬变的优点（典型调压器则不能）。(8) 整流二极管应工作在最低的电流密度上（与最大额定电流成正比）。电磁兼容设计技术(9) 对所有电路功能状态，电源都应保持低输出阻抗，即使在射频范围，输出电容也应呈现低阻抗。(10) 保证稳压器有足够快的响应时间，以便抑制高频纹波和瞬变加载作用。(11) 为稳压二极管提供足够的射频旁路。(12) 合理屏蔽和小心地把高压电源同敏感电路隔离开。(13) 电源变压器应该是对称平衡的。(14) 对于变压

45、器所用铁芯材料应取其饱和磁感应强度Bm的下限值。无论什么情况下，都必须保证不使铁芯驱动到饱和状态。(15) 变压器铁芯结构应优选D型或C型，E型次之。(16) 用静电屏蔽的电源变压器抑制电源线上的共模骚扰，多重屏蔽隔离变压器（超隔）则有更好的性能。电磁兼容设计技术2.5.2 控制单元电路设计规则：(1) 控制单元和设备主体往往离得较远，因此必须正确运用接地和屏蔽方法，防止构成地环路和耦合无用信号。(2) 控制单元内主要的无用信号源是那些能突然断开控制信号通道的元件。如开关、继电器、可控硅整流器、开关二极管等。(3) 各种产生无用信号的开关同感性负载一起运行时，就会产生严重的瞬变过程。(4) 尽

46、量减少陡峭波前瞬态过程，应限制接通和断开时通过开关的浪涌电流。(5) 如果必要，可使用RC网络或二级管来抑制开关瞬变。(6) 如有必要，则使用缓冲或减振器来减小继电器触点的振动。电磁兼容设计技术2.5.3 放大器电路设计规则： 由于它们应用广泛，能影响无用信号的产生和耦合，所以必须对放大器提出严格的电磁兼容性设计要求。(1) 放大器的布局应设计成最短的距离上传送低电平信号，否则易引入骚扰。(2) 放大器占有带宽应和有用信号匹配。必须控制放大器的带外响应。带宽过宽易将无用信号放大或产生寄生振荡。(3) 要注意多级放大器各级之间的去耦。(4) 对所有放大器的输入端进行去耦，只让有用信号进入放大器。

47、(5) 工作频率低于1MHz的放大器，采用平衡输入式为好（特别是音频放大器）。(6) 运算放大器的噪声比晶体管的噪声电平高，为倍以上。电磁兼容设计技术(7) 应将瞬时大电流负载的电源与运算放大器的电源分开，防止运算放大器电源线的瞬时欠压状态。(8) 隔离放大器的输入变压器，初次级间应有效地屏蔽隔离。(9) 用输入变压器来断开到远端音频输入电路的任何地环路。(10) 音频输入变压器应是磁屏蔽的，以免拾取电源磁场骚扰。(11) 音频放大器应该用平衡输入式，并用屏蔽双绞线作输入信号线。(12) 音频增益（音量）控制应在高增益前置放大器之后，否则，控制时它的走线上的噪声和骚扰拾取电平将成为低电平输入信

48、号的可观部分。(13) 音频放大器若用开关电源，要用20kHz或更高的开关速度。电磁兼容设计技术2.5.4 数字电路设计规则：数字和模拟设备的发射和敏感特性不同的，一般不能用对模拟电路滤波的方法来实现数字信号电磁兼容。例如，模拟电路通常产生窄带骚扰，并常常对连续波骚扰敏感；数字电路常常产生宽带骚扰，并对尖峰脉冲骚扰敏感。控制数字电路的发射和敏感所采用的屏蔽、滤波的范围和程度要根据数字电路单元的性能、电路元器件的速率来决定。数字系统误动作的重要原因中，绝大多数起因于机壳地、信号地的电位波动。是接地线自有电感和直流电阻所致。(1) 必须选择电路功能允许的最慢的上升时间和下降时间，以限制产生不必要的

49、高频分量。(2) 避免产生和使用不必要的高逻辑电平。如能用5V电平的就不要用12V电平。(3) 时钟频率应在工作允许的条件下选用最低的。电磁兼容设计技术(4) 要防止数据脉冲通过滤波和二次稳压电源耦合到直流电源总线上去。(5) 数字电路的输入、输出线不要紧靠时钟或振荡器线、电源线等电磁热线，也不要紧靠复位线、中断线、控制线等脆弱信号线。(6) 只要可能，就应在低阻抗点上连接数字电路的输入和输出端，或用阻抗变换缓冲级。(7) 要严格限制脉冲波形的尖峰、过冲和阻尼振荡。(8) 若用脉冲变压器，应是有屏蔽的。(9) 必须对电源线、控制线去耦，以防止外部骚扰进入。(10) 不要用长的、非屏蔽的信号线。

50、印制线长度达每ns上升时间大约5cm就要考虑匹配端接。(11) 注意到光电隔离器对差模骚扰有抑制效果，而对共模骚扰却没有明显作用。电磁兼容设计技术(12) 印制导线的电感分量在产生公共阻抗耦合方面起着主导作用。电源线，尤其地线条要尽量粗、短。(13) 对有暂态陡峭电源电流的器件和易受电源噪声影响的器件，要在其近旁接入高频特性好的电容器去耦。(14) 在每个印制板电源入口处装1个LCL构成的T型滤波器防止来自电源的冲击输入。(15) 用屏蔽网（编织带）和铁氧体夹卡改善扁平电缆的抗骚扰性能。(16) 从2层印制电路板改为多层印制电路板，很容易使发射和抗扰度性能提高10倍。(17) “五五”规则可以

51、帮助你决策。即时钟频率大于5MHz或者脉冲上升时间小于5ns，宜于选择多层电路板。(18) 用手工布关键线（时钟、高速重复控制信号、复位线、中继线、I/O线等）。若用自动布线必须仔细检查和修改违反EMC控制的地方。电磁兼容设计技术2.5.5 其他设计规则：(1) 去耦消除公共阻抗耦合有害影响的措施是去耦。去耦滤波器的关键元件是引线尽可能短的高频电容器。(2) 隔离注意地环路形成共模骚扰。用隔离变压器切断地环路，最适用于信号不含直流分量时。宽带信号不宜用它。在使用隔离变压器时，必须加静电屏蔽并接地，这可减小分布电容，能降低初次级间传导骚扰。为了更好地降低分布电容，提高开关变压器的共模抑制性能，可

52、采用三层屏蔽：第一层屏蔽连接到初级的低电位端；第二层屏蔽连接到次级的低电位端；中心法拉第屏蔽连接到变压器的外壳及安全地。光电耦合器隔离法。因输入和输出线性关系差，不宜直接用于模拟信号，但最适于传输数字信号。用光脉宽调制法，就能传输含直流分量的模拟信号，而且有优良的线性效果。电磁兼容设计技术(3) 提高抵抗共模骚扰能力的方法有时很难用隔离器件切断地环路，例如两设备必须直流连接。这时只能采取措施把地环路产生的共模骚扰影响抑制到最小。用差分放大器直流到高频，线性好，适于模拟信号。对称平衡时，共模抑制很好。不平衡时，共模骚扰转换成差模，影响程度与不平衡程度有关。串接共模扼流圈（中和变压器或纵向扼流圈）

53、电磁兼容设计技术印制电路板（PCB）的设计PCB布局 模-数混合PCB的设计 PCB板的地线设计 PCB设计一般规则 PCB布线 PCB板的设计PCB布局规则 PCB布线规则 PCB布局 PCB设计时的电路措施 电磁兼容设计技术3 印制电路板（PCB）的设计印制电路板（PCB）是电子产品中电路元件和器件的支撑件。随着电于技术的飞速发展，PCB的密度越来越高。PCB设计的好坏对电路的干扰及抗干扰能力影响也越大。一般来说，在PCB布线中增强电磁兼容性不会给产品的最终完成带来附加费用。有一点需要注意，PCB布线没有严格的规定，大多数PCB布线受限于板子的大小和铜板的层数，设计的好坏主要依赖于布线工程

54、师的经验。一个拙劣的PCB布线能导致更多的电磁兼容问题，即使加上滤波器和元器件也不能解决这些问题，到最后，不得不对整个板子重新布线。因此，在开始时养成良好的PCB布线习惯是最经济的办法。电磁兼容设计技术3.1 PCB布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，抗噪声能力下降；过小，则邻近线条易受干扰。在确定PCB尺寸后再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。所以在元件布局时，应该将数字电路、 模拟电路以及电源电路分别放置，将 高频电路与低频电路分开。此外，布局中还应特别注意强、弱信 号的器件分布及信号传输方向途径等 问题。在印制板布置高速、

55、中速和低速逻辑 电路时，应按照图8的方式排列器件。图8：印制板布置图电磁兼容设计技术在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等） 这三部分合理地分开，使相 互间的信号耦合为最小。如 图8所示。时钟发生器、晶振和CPU的时 钟输入端都易产生噪声，要相 互靠近些。易产生噪声的器件、 小电流电路、大电流电路等应 尽量远离逻辑电路，如有可能， 应另做电路板。图8 印制板布置图电磁

56、兼容设计技术根据电路的功能单元对电路进行布局时，要符合以下原则： (1) 尽可能缩短高频元器件之间的连线。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。(2) 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离。(3) 按照电路的流程安排各个功能单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。(4) 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。(5) 在高频下工作的电路，要考虑元器件之间的分布参数。(6) 位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电磁兼容设

57、计技术3.2 PCB布线3.2.1 印刷线路板与元器件的高频特性：一个PCB的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理的多层结构。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。PCB上的布线是有阻抗、电容和电感特性的。阻抗：布线的阻抗是由铜和横切面面积的重量决定的。电容：布线的电容是由绝缘体材料、电流到达的范围、以及走线间距决定的。电感：布线的电感平均分布在布线中。在高频情况下，印刷线路板上的走线、过孔、电阻、电容、接插件的分布电感与电容等不可忽略。走线电阻、走线的分布电容产生对高频信号的反射，当走线长度大于噪声频率相应波长1/20时，就产生天线效应，噪声可通过走线向外

58、发射。印刷线路板的过孔大约引起0.5pF的电容。一个集成电路本身的封装材料引入26pF电容。一个双列直插的24引脚集成电路插座，引入418nH的分布电感。电磁兼容设计技术3.2.2 PCB布线应遵守的普遍方针：增大走线的间距以减少电容耦合的串扰；平行的布电源线和地线以使PCB电容达到最佳；将敏感的高频线布在远离高噪声电源线的地方；加宽电源线和地线以减少电源线和地线的阻抗。电磁兼容设计技术3.2.3 分割：分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和地线的。下图给出了用分割技术将四个不同类型的电路分割开的例子。在地线面，非金属的沟用来隔离四个地线面。L和C作为板子上的每一

59、部分的过滤器，减少不同电路电源面间的耦合。高速数字电路由于其更高的瞬时功率需量而要求放在电源入口处。电磁兼容设计技术3.2.4 基准面的射频电流：不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。因此返回通路应当尽可能的短，环路区域应当尽可能的小。3.2.5 布线分离：布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。所有的信号（时钟、视频、音频、复位等等）在线与线、边沿到边沿间应通过基准地予以隔离。3.2.6 电源线设计:根据印制线路板电流的大小，尽量加粗电源线宽度，以减少环路电阻。同时使电源线、

60、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。电磁兼容设计技术3.2.7 抑制反射干扰:为了抑制出现在印制线终端的反射干扰，应尽可能缩短印制线的长度和采用慢速电路。必要时可在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。3.2.8 保护与分流线路：在时钟电路中，局部去耦电容非常重要。但是时钟线同样需要保护，否则，受扰时钟信号将在电路的其他地方引起问题。设置分流和保护线路是对关键信号进行隔离和保护的非常有效的方法。分流或者保护线路是沿着关键信号的线路两边布放隔离保护地线。分流线路和保护线路之间的不同