关于EDA概述的课件

1、EDA/SOPC技术1本课程安排： 学时：32学时（课堂教学24学时，上机实验8学时）课堂教学内容： 第一章、EDA技术与PLD概述 第二章、Altera及Xilinx可编程逻辑器件 第三章、MAX+PLUS 开发系统入门 第四章、硬件描述语言VHDL 第五章、VHDL设计应用实例教学目的： 了解一类器件，掌握一门设计语言，熟悉一种设计工具。2实验教学内容及要求： 分4次共8学时。 实验一：一位全加器的设计; 实验二：0-999计数器及七段译码显示电路设计； 实验三：扫描显示电路设计； 实验四：数字频率计的设计及实现。（2次） 掌握 EDA开发系统 MAX+PLUS II，从简单的电路设计入手

2、，到最后能够设计比较复杂的电子系统。培养利用EDA技术设计电路系统的实际动手能力。实验教学目的： 了解一类可编程逻辑器件，掌握一门硬件描述 语言，熟悉使用一种EDA设计工具，设计自己的芯片。3本课件相关参考书目 潘松 黄继业 等编著，科学出版社 朱正伟 等编著，清华大学出版社VHDL硬件描述语言与数字逻辑电路设计 侯伯亨 顾新 等编著 西安电子科技大学出版社EDA技术及应用谭会生、张昌凡 编著 西安电子科技大学出版社4EDA技术的相关网址： 5第一章 EDA技术概述了解EDA技术的含义了解EDA技术发展历程理解和掌握EDA技术的主要内容理解和掌握EDA技术的工程设计流程理解数字系统的设计方法简

3、介 教学目标6理解和掌握EDA技术的主要内容理解和掌握EDA技术的工程设计流程掌握数字系统的设计方法 教学重点7EDA技术的含义及主要内容阐述EDA技术的工程设计流程的研究数字系统设计方法综述 教学过程8 1.1 EDA技术及其发展 一、什么是EDA？ Electronic Design Automation 即电子设计自动化。二、EDA技术发展的三个阶段：1、早期电子CAD阶段 20世纪70年代，属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具，完成布图布线等高度重复性的繁杂工作。 典型设计软件如Tango布线软件。9 20世纪80年代初，出现了低密度的可编程逻辑器件（PAL

4、_Programmable Array Logic 和GAL_Generic Array Logic），相应的EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。 80年代后期，EDA工具已经可以进行初级的设计描述、综合、优化和设计结果验证。 2、计算机辅助工程设计CAE阶段10 20世纪90年代，可编程逻辑器件迅速发展，出现功能强大的全线EDA工具。具有较强抽象描述能力的硬件描述语言(VHDL、Verilog HDL)及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品开发（即SOC_ System On a Chip：单片系统、或片上系统集成）。 开始实现“概念驱动工

5、程”（Concept Driver Engineering, CDE ）的梦想。 3、电子设计自动化(EDA)阶段11三、EDA的广义定义范围包括：1、半导体工艺设计自动化；2、可编程器件设计自动化；3、电子系统设计自动化；4、印刷电路板设计自动化；5、仿真与测试、故障诊断自动化；6、形式验证自动化。 以上各部分统称为EDA工程12 以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程器件的开发软件及实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特

6、定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。 四、EDA技术的狭义定义：131.2 传统设计方法和 EDA方法的区别：设计任务逻辑真值表逻辑表达式选定器件类型小规模集成门电路中规模集成逻辑器件大规模可编程逻辑器件化简逻辑表达式逻辑电路连接图传统设计方法14 一、传统设计方法：自下而上（Bottom - up)的 设计方法，是以固定功能元件为基础，基于电 路板的设计方法。固定功能元件电路板设计完整系统构成系统调试、测试与性能分析系统功能需求输入输出15 1. 设计依赖于设计师的经验。 2. 设计依赖于现有的通用元器件。 3. 设计后

7、期的仿真不易实现和调试复杂。 4. 自下而上设计思想的局限。 5. 设计实现周期长，灵活性差，耗时 耗力，效率低下。 传统设计方法的缺点：16 设计载体：大规模可编程逻辑器件（第三章）设计工具：计算机、大规模可编程逻辑器件的开发软件及开发系统系统逻辑描述的主要表达方式：硬件描述语言（第四、五章） EDA技术17 二、 EDA方法：自上而下（Top - Down)的设计方法。其方案验证与设计、系统逻辑综合、布局布线、性能仿真、器件编程等均由 EDA工具一体化完成。设计思想不同： 自上而下（Top - Down)的设计方法。 自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大

8、，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。 自上而下设计中可逐层描述，逐层仿真，保证满足系统指标。18系统规格设计功能级描述功能级仿真逻辑综合、优化、布局布线定时仿真、定时检查输出门级网表ASIC芯片投片、PLD器件编程、测试ASIC:Application Specific Integrated Circuits, PLD: Programmable Logic Devices19EDA技术实现目标 利用EDA技术进行电子系统设计的最终目标，是完成专用集成电路ASIC(Application Specific

9、 Integrated Circuit)的设计和实现。专用集成电路就是具有专门用途和特定功能的独立集成电路器件。ASIC的实现可以通过三种途径：1. 超大规模可编程逻辑器件2. 半定制或全定制专用集成电路3. 混合专用集成电路20三、传统方法与EDA方法比较： 传统方法1.从下至上2.通用的逻辑元、器件3.系统硬件设计的后期 进行仿真和调试4.主要设计文件是电原 理图 EDA方法1.自上至下2.可编程逻辑器件3.系统设计的早期进行仿 真和修改4.多种设计文件，发展趋 势以 HDL描述文件为主5.降低硬件电路设计难度 EDA技术极大地降低硬件电路设计难度，提高设计效率，是电子系统设计方法的质的飞

10、跃。211.3 EDA技术的主要内容实现载体：大规模可编程逻辑器件 （PLD:Programmable Logic Device）描述方式：硬件描述语言 （HDL:Hard descripation Lauguage) VHDL、Verlog HDL等设计工具：开发软件、开发系统硬件验证：实验开发系统22 FPGA：Field Programmable Gates Array CPLD：Complex Programmable Logic Device 主流公司：Xilinx、Altera、Lattice FPGA/CPLD 显著优点： 开发周期短、投资风险小、产品上市速 度快、市场适应能力强

11、、硬件修改升级方便。一、 大规模可编程逻辑器件23 三类器件的主要性能指标比较 ASIC：Application Specific Integrated Circuits24 VHDL：IEEE标准，系统级抽象描述能力较强。 Verilog: IEEE标准，门级开关电路描述能力 较强。 ABEL: 系统级抽象描述能力差，适合于门级 电路描述。二、 硬件描述语言 （HDL_Hardware Description Language）25EDA开发工具分为： 集成化的开发系统: 特定功能的开发软件：综合软件 仿真软件三、软件开发工具26Altera 公司：Quartus、Maxplus系列Xili

12、nx 公司：ISE、Foundation、 Aillance系列Lattice公司：ispDesignEXPERT 系列集成化的开发系统27 综合类： Synplicity公司的Synplify/Synplify Pro Synopsys公司的FPGAexpress、FPGA compiler Mentor公司的 LeonardoSpectrum 仿真类： Model Tech公司的Modelsim Aldec 公司的 Active HDL Cadence公司的NC-Verilog、NC-VHDL、NC-SIM 特定功能的开发软件28 四、实验开发系统 29 1.4 VHDL综合（重点） 设计

13、过程通常从高层次的行为描述开始，以低层次的结构描述结束，每个综合步骤都是对上一层次的转换。 把用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程称为综合。设计过程中的每一步都可称为一个综合环节。 (1) 从自然语言转换到VHDL语言算法表示，称为自然语言综合； (2) 从算法表示转换到寄存器传输级(Register Transport Level，RTL)表示，即从行为域到结构域的综合，称为行为综合； 30(3) 从寄存器传输级表示转换到逻辑门(含触发器)表示，称为逻辑综合；(4) 从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA（现场可编程门阵列）的配置

14、网表文件，可称为版图综合或结构综合。有了版图信息就可以制造出芯片。有了对应的配置文件，就可以使对应的FPGA变成具有专门功能的电路器件。31 编译器和综合的功能比较C、ASM.程序CPU指令/数据代码：010010 100010 1100软件程序编译器 COMPILERVHDL/VERILOG程序 硬件描述语言 综合器 SYNTHESIZER为ASIC设计提供的 电路网表文件（代表了特定的 硬件结构）（a）软件语言设计目标流程（b）硬件语言设计目标流程图1-2 编译器和综合的功能比较32 一、设计输入子模块 用图形编辑器、文本编辑器作设计描述， 完成语义正确性、语法规则的检查。二、设计数据库子

15、模块 系统的库单元、用户的设计描述、中间 设计结果。三、分析验证子模块 各个层次的模拟验证、设计规则的检查、 故障诊断。EDA软件系统的构成33 四、综合仿真子模块 实现从高层抽象描述向低层次描述的自 动转换，及各个层次的仿真验证。五、布局布线子模块 完成由逻辑设计到物理实现的映射。34 一、 EDA技术的发展趋势 1、广度上：大型机工作站微机 2、深度上： ESDA：（Electronic System Design Automation ） CE： （Concurrent Engineering 并行设 计工程） 单芯片集成：（SOC/SOPC：System On a Programmab

16、le Chip）1.5 EDA技术及EDA工具的发展趋势 35ESDA： ESDA软件集成系统的构成和设计、仿真过程技术要求系统目标定义算法建立与仿真验证任务分解、定义设计规范系统级仿真硬件系统设计VHDL、AHDL设计数字电路设计模拟电路设计综合与优化优化设计硬件仿真库电路级仿真器件模拟库电路结构与模块划分ASIC方式综合优化ASIC模拟库PLD、FPGA器件库PCB、MCM实现方式数模混合电路优化PLD、FPGA方式综合优化电路级验证、布局布线器设计参数提取和仿真验证系统调试、系统测试测试仪器仪表行为功能设计验证算法软件控制软件设计系统专用开发系统微控制器总体要求、算法建立专用控制系统PL

17、D的设计36并行工程（CE）： CE是将电子产品及相关制造直至销售、维护全过程统一进行设计的一种方法，其核心是产品设计对象的全面可预见性。 CE要求从管理层次上把工艺、工具、任务、智力和时间的安排协调一致，使用统一的集成化设计环境，由若干个相关的设计小组共享数据库，同步地进行设计。 并行工程（CE）和自上而下（Top-Down）设计方法被誉为构成现代电子产品开发方式的两大特征。体现了设计策略的变革。37电子系统的发展趋势：SOC/SOPC存储器、P、PLD等多合一38二、EDA工具的发展趋势 1、输入工具 发展趋势是以硬件描述语言（HDL）为主。 2、混合信号处理能力 数/模混合信号的处理 数

18、字信号的描述：VHDL、Verilog HDL 模拟信号的描述：AHDL 微波信号的描述：MHDL 393、仿真工具 仿真分为： 功能仿真：又称前仿真、系统级仿真或行为仿 真，用于验证系统的功能。 时序仿真：又称后仿真、电路级仿真，用于验 证系统的时序特性、系统性能。 仿真是系统验证的主要手段，是整个电子设 计过程中花费时间最多的环节。4、综合工具 综合：由高层次描述自动转换为低层次描述的过 程。是EDA技术的核心。40EDA设计的描述层次：行为级描述寄存器传输级描述（RTL）门级描述版图级描述设计前端设计后端综合分为：行为综合、逻辑综合、前端综合、 版图综合、测试综合411.6 EDA的工程设计流程文本编辑器、图形编辑器 VHDL综合器（逻辑综合、优化） FPGA/CPLD布线/适配器（自动优化、布局、布线、适配）VHDL仿真器（行为仿真、 功能仿真、 时序仿