触发器及其应用

1、实验2.6 触发器预习要求实验目的 实验器件 实验原理 实验内容实验报告思考题1预习要求1复习有关触发器部分内容。2触发器和触发器在实现正常逻辑功能时、应处于什么状态？2实验目的1掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。2熟悉各类触发器之间逻辑功能的相互转换方法。3实验器件 EEL-08组件或数字电路实验箱示波器双JK触发器74LS112双D触发器74LS742输入四与非门74LS00。4实验原理 触发器是基本的逻辑单元，它具有两个稳态状态，在一定的外加信号作用下可以由一种稳定状态变为另一稳定态；无外加信号作用时，将维持原状态不变。因为触发器是一种具有记忆功能的二进制存贮

2、单元，所以是构成各种时序电路的基本逻辑单元。5R-S触发器及真值表SD=0同时RD=1时, Q=1。故SD称为置位端,或称为置1端RDSDQQSDQQRD 0 1 0 1(复位) 1 0 1 0(置位)1 1 保持原状0 0 不确定特性方程：6JK触发器（ 74LS112、74LS76）表2.5.4 JK触发器的逻辑功能Qn+1=J + Qn7D触发器（ 74LS74 ）Qn+1=D8各种触发器比较表9实验内容测试基本触发器的逻辑功能 测试双触发器74112逻辑功能 测试双触发器7474的逻辑功能 101、验证基本触发器的逻辑功能 按下图用与非门74LS00构成基本触发器。输入端RD、 SD接

3、逻辑开关，输出端Q、 接电平指示器，按右表要求测试逻辑功能，记录之。SDQQRD01 01 1 0 1 0 0 1 0 1RDSDQQQ112、验证双JK触发器74LS112逻辑功能 测试RD、SD的复位、置位功能Q 任取一只JK触发器，RD、SD、J、K端接逻辑开关，CP端接单次脉冲源，Q、Q端接电平指示器，按上表要求改变RD、SD（J、K、CP处于任意状态），并在RD=0（SD=1）或SD=0（RD=1）作用期间任意改变J、K及CP的状态，观察Q、Q状态，记录之。、将JK触发器的J、K端连在一起，构成T触发器 CP端输入1Hz连续脉冲，用电平指示器观察Q端变化情况。CP端输入1kHz连续脉

4、冲，用双踪示波器观察CP、Q、 的波形，注意相位和时间关系，描绘之。12测试JK触发器的逻辑功能 按右表要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1 0），记录之。Qn+1Qn=1Qn=0CPKJ000011111 00 11 00 11 00 11 00 1133、验证双触发器的逻辑功能 测试RD、SD的复位、置位功能测试方法同实验内容2 测试D触发器的逻辑功能 按右表要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0 1），记录之。 Qn+1Qn=1Qn=0CPD011 00 11 00 114 将D触发器的Q端

5、与D端相连接，构成T触发器，测试逻辑功能。测试方法同实验内容2，记录之。 用JK触发器将时钟脉冲转换成两相时钟脉冲，实验电路如下图。输入端CP接1Hz脉冲源，输出端QA、QB接示波器，观察CP、QA、QB波形，描绘之。 JKQQCPCPQAQB15实验用芯片2输入四与非门74LS00，片脚图见以前实验双D触发器74LS74，片脚图如右：双JK触发器74LS112，片脚图如右：16实验报告1列表整理各类型触发器的逻辑功能。2总结JK触发器74LS112和D触发器74LS74的特点。3画出JK触发器作为T触发器时，它的CP、Q、Q端的波形图。讨论它们之间的相位和时间关系。4总结图2.6-6电路的功能。17思考题1触发器的时钟脉冲输入为