EDA技术P12-课程总结

1、EDA技术课程总结任课教师：安国臣电子邮箱：1课程总结提纲1、EDA概述2、PLD结构原理3、VHDL语言简介4、MAX-PLUSII使用方法5、VHDL行为与结构描述6、VHDL时序电路描述 7、VHDL语言深入8、状态机设计9、宏模块使用方法10、电子系统设计实践另加实验部分21、EDA概述1）EDA技术的基本概念（什么是EDA技术，EDA做什么） 2）EDA技术发展历程（EDA技术是怎么发展起来的） 3）基于VHDL语言的电路设计方法 VHDL介绍、与传统设计方法比较、EDA优势等 4）EDA技术开发流程 5）IP核基本概念介绍 6）自顶向下设计方法 7）EDA发展趋势 名词解释：EDA

2、 CAD CAE SOC SOPC FPGA CPLD HDL VHDL IP ASIC能读懂相关外文资料（英译汉）32、PLD基本结构1）2.15 简单可编程逻辑器件结构原理_PAL、GAL、EPLD 掌握关键的英语专业单词，能读懂相关外文资料 理解各种SPLD的基本结构原理 2）2.6 CPLD与FPGA结构原理 2.7 CPLD与FPGA的区别 掌握CPLD和FPGA器件的结构和编程原理 了解CPLD和FPGA器件的区别 3）2.8 FPGA/CPLD测试技术 2.9 FPGA/CPLD产品概述 2.10 FPGA/CPLD的编程与配置 了解各类CPLD/FPGA产品 了解CPLD/FP

3、GA测试、编程与配置方法43、VHDL语言简介1 ）Entity2 ） STD_LOGIC3 ） Architecture4 ） IEEE library5 ） packages6 ） STD_LOGIC_VECTORs7 ） Configuration 8 ） The basic structure of VHDL program条件赋值语句实现3-8译码器、三人表决器；54、 MAX-PLUSII使用方法1 ）PLD设计流程介绍 2 ）常用EDA设计工具介绍 3 ） MAX+plusII概述 4 ） MAX+plusII原理图输入设计方法 5 ）设计项目的其他信息和资源分配 6 ）参数可设

4、置LPM兆功能模块 7 ）文本输入设计方法 65、 VHDL行为与结构描述1 ）An example :an adder 2 ）The dataflow description 3 ） Structural VHDL 4 ） Processes 5 ）Sequential and concurrent VHDL 加法器、计数器、元件例化等76、 VHDL时序电路描述 1 ）时钟、触发器、寄存器 2 ）时序逻辑设计 3 ）实验二：BCD码加法器实验 设计一个带异步复位、同步使能的BCD码加法器，即每来一个时钟上升沿计数器加1，当加到1001时，再来一个上升沿变为0000；87、 VHDL语言深入 1） VHDL文字规则2） VHDL语言的数据对象3） VHDL语言的数据类型4） VHDL运算操作符5） VHDL属性、时钟6） VHDL语言的基本结构7） VHDL顺序语句8） VHDL并行语句 实验三程序编写(4位数码管显示实验)98、状态机设计 1） 状态机设计基本方法状态类型定义、状态切换、各状态输出等2） 状态机设计方法的灵活应用ADC0809控制状态机序列检测器109、宏模块使用方法 1） PLL2） 存储器课下可练习试