静态时序分析sta模型的相关知识

1、静态时序分析(STA)FPGA 1. 静态时序分析(STA)FPGA 1. 3Clock paths、Data path和 DataPathAsync Path ClockPathDataPathSetupTime和Hold Time 的分析。ClockPath和AsyncPathRecoveryTimeRemovalTime2.Launch 和LatchLaunch Edge，在这个时刻，REG1钟上升沿是LatchEdge，在这个时刻，REG2REG1Launch Edge，在这个时刻，REG1钟上升沿是LatchEdge，在这个时刻，REG2REG1。3.SetupTimeHoldSet

2、upTime HoldTime SetupTime和HoldTime4.RecoveryTimeRemovalRecoveryTime RemovalTime 5.Clock时钟的不确定性，由时钟jitter和skew导致。Clock 达的时间相对于理想情况可能早来或者晚来的最大时间比如一个100M的时钟其达的时间相对于理想情况可能早来或者晚来的最大时间比如一个100M的时钟其Clock y 为0.5ns，假设某个上升沿到来的理想时间为0，那么这个时钟沿实际到来的间可能位于-0.5ns0.5ns6.DataArrivalDataArrivalTime指的是数据到达目的寄存器的D输入端的时间。C

3、LK REG1 T_clk1;T_coREG1QT_data7.ClockArrival 8. Data_Required_Time_setupsetuptime D 端的数据最晚开T_clk2 REG2 setup time Data_Required_Time_setup=ClockArrivalTimeTsuUncerta 9. Data_Required_Time_holdhold timeD端的数据最早结束Data_Required_Time_holdhold timeD端的数据最早结束T_clk2REG2的时钟输入端，而holdtime要Data ValidREG2ThData_R

4、equired_Time_hold=ClockArrivalTime+Th+y10.SetupSetupSlacksetuptimeSetupSlack=Data_Required_Time_setupDataArrivalSetupSlack=(Latchedge+Tclk2TsuSetupSlack=(Latchedge+Tclk2Tsuy)(Launchedge+Tclk1+Tco+=(Latchedge-Launchedge)+Tclk2(Tclk1+Tco+Tdata+Tsu+在计算Setup Slack的模型中，如果不考虑多周期路径(Multi-Cycle Path)Latch edge -LaunchedgeSetupSlack=T+Tclk2(Tclk1+Tco+Tdata+Tsu+11.HoldHoldSlackholdtimeHoldSlack=DataArrivalTime-=(Launchedge+Tclk1+Tco+Tdata) (Latchedge+Tclk2+Th+=(Launchedge-Latchedge)+(Tclk1+Tco+Tdata) -(Tclk2+Th+在计算SetupSlack的模型中，Latchedge Laun