微型计算机技术与汇编语言程序设计：第3章 80x86微处理器

1、教学内容 本章在简要介绍80 x86系列微处理器的发展概况及其性能特性的基础上，首先重点介绍8086/8088 CPU的内部结构、寄存器结构、引脚功能以及存储器管理等。具体内容如下： 1、80 x86微处理器简介2、8086/8088微处理器3、8086/8088存储器和I/O组织学习要求 微处理器(CPU)是构成微型计算机的核心部件，是全机的控制中心，它控制全机各功能部件协调工作，它的性能决定了整个微型计算机的性能和系统结构。因此，学习和掌握微处理器的内部结构和工作原理是学习“微型计算机原理”的重要基础。本章具体学习要求如下：1、掌握8086/8088CPU的内部结构及工作原理。2、掌握80

2、86/8088CPU中14个寄存器的分类、作用及有关 寄存器的特定用法。3、掌握8086/8088存储器的分段管理方式；掌握逻辑地址、 物理地址的概念以及如何由逻辑地址求物理地址。4、了解8086/8088CPU的引脚及其功能。 第3章 80 x86微处理器 （本章授课学时：8H） 3.1 80 x86微处理器简介3.2 8086/8088微处理器3.3 8086/8088存储器和I/O组织 3.1 80 x86微处理器简介 80 x86微处理器是美国Intel 公司生产的系列微处理器。该公司成立于1968年，1969年就设计了4位的4004 芯片，1973年开发出8位的8080芯片，1978

3、年正式推出16位的8086微处理器芯片，由此开始了Intel公司的80 x86系列微处理器的生产历史。本节简要介绍Intel公司80 x86系列微处理器的发展过程及其特性。 表3.1给出了80 x86系列微处理器概况。下面通过对表中有关技术数据的分析来说明Intel 80 x86系列微处理器的发展情况。 表3.1 80 x86系列微处理器概况 集成度CPU芯片中所包含的晶体管数。主频芯片所使用的主时钟频率，它直接影响计算机的运行速度。数据总线计算机中各个组成部件间进行数据传送时的公共通道，“内数据总线宽度”是指CPU芯片内部数据传送的宽度（位数），“外数据总线宽度”是指CPU与外部交换数据时的

4、数据宽度，显然，数据总线位数越多，数据交换的速度就越快。 基本概念地址总线在对存储器或I/O端口进行访问时，传送由CPU提供的要访问的存储单元或I/O端口的地址信息的总线，其宽度决定了处理器能直接访问的主存容量大小。如8086有20根地址线，使用这20根地址线上不同地址信息的组合，可直接对220=1M个存储单元进行访问；Pentium II有36根地址线，因此它可直接寻址的最大地址范围为236=64G。 高速缓冲存储器Cache 的使用，大大减少了CPU读取指令和操作数所需的时间，使CPU的执行速度显著提高。为了满足微型计算机对存储器系统高速度、大容量、低成本的要求，目前，微型计算机系统采用如

5、图3.1所示的三级存储器组织结构，即由高速缓冲存储器Cache、主存和外存组成。 高速缓冲存储器（Cache）微处理器CPU主存储器（主存）外存储器（外存）图3.1 存储器三级结构 主存 当前正在执行的程序或要使用的数据必须从外存调入主存后才能被CPU读取并执行，主存容量通常为MB级；外存当前没有使用的程序可存入外存，外存的容量通常很大，可达GB甚至TB级；Cache（高速缓冲存储器）最大特点是存取速度快，但容量较小，通常为KB级，将当前使用频率较高的程序和数据通过一定的替换机制从主存放入Cache，CPU在取指令或读取操作数时，同时对Cache和主存进行访问，如果Cache命中，则终止对主存

6、的访问，直接从Cache中将指令或数据送CPU处理，由于Cache的速度比主存快得多。Cache的使用大大提高了CPU读取指令或数据的速度。 各种型号的Intel公司的CPU1978年 确立x86地位创造商业奇迹的CPU8086 各种型号的Intel公司的CPU1982年 俗称“286”CPU80286 各种型号的Intel公司的CPU使用80286的电脑 各种型号的Intel公司的CPU1985年 真带领我们进入32位时代的CPU80386 各种型号的Intel公司的CPU1989年 首尝RISC, 性能提升4倍的CPU80486 各种型号的Intel公司的CPU1993年 第一款与数字无关

7、的CPUPentium 各种型号的Intel公司的CPU2000年 空前强大经久不衰的系列CPUPentium 4 3.2 8086/8088微处理器 8086是Intel系列的16位微处理器。使用HMOS工艺制造，芯片上集成了2.9万个晶体管，用单一的+5V电源供电，封装在标准的40引脚双列直插式管壳内，时钟频率5MHz10MHz。 3.2 8086/8088微处理器 8086有16条数据总线，可以处理8位或16位数据。有20条地址总线，可以直接寻址1M（220）字节的存储单元。在8086推出后不久，为方便原8位机用户，Intel公司很快推出了8088微处理器，其指令系统与8086完全兼容，

8、CPU内部结构仍为16位，但外部数据总线是8位的，这样设计的目的主要是为了与原有的8位外围接口芯片兼容。并以8088为CPU组成了IBM PC、PC/XT等准16位微型计算机，由于其性能价格比高，很快占领了市场。 3.2.1 8086/8088内部结构 从功能上讲，8086CPU内部结构可分为两部分：1、总线接口单元BIU(Bus Interface Unit)负责完成CPU与存储器或I/O设备之间的数据传送。2、执行单元EU(Execution Unit)不与系统外部直接相连，它的功能只是负责执行指令。图3.2 8086CPU内部结构框图 3.2.1 8086/8088内部结构 一总线接口单

9、元BIU总线接口单元BIU的任务： 读指令指令队列出现空字节(8088 1个空字节，8086 2个空字节)时，从内存取出后续指令。BIU取指令时，并不影响EU的执行，两者并行工作，大大提高了CPU的执行速度。 读操作数EU需要从内存或外设端口读取操作数时，根据EU给出的地址从内存或外设端口读取数据供EU使用。 写操作数EU的运算结果、数据或控制命令等由BIU送往指定的内存单元或外设端口。总线接口单元（BIU）的组成1、4个16位段寄存器：代码段寄存器CS(Code Segment)、数据段寄存器DS(Data Segment)、堆栈段寄存器SS(Stack Segment)和附加数据段寄存器E

10、S(Extra Segment)；2、一个16位的指令指针寄存器IP(Instruction Pointer);3、一个20位地址加法器；4、6字节指令队列缓冲器；5、一个与EU通讯的内部寄存器以及总线控制电路等。 1段寄存器 8086CPU的地址引脚有20根，能提供20位的地址信息，可直接对1M个存储单元进行访问，但CPU内部可用来提供地址信息的寄存器都是16位的，那么如何用16位寄存器实现20位地址的寻址呢？8086/8088采用了段结构的内存管理的方法。 将指令代码和数据分别存储在代码段、数据段、堆栈段、附加数据段中，这些段的段地址分别由段寄存器CS、DS、SS、ES提供，而代码或数据在

11、段内的偏移地址则由有关寄存器或立即数给出。 代码段寄存器CS存储程序当前使用的代码段的段地址。代码段用来存放程序的指令代码。下一条要读取指令在代码段中的偏移地址由指令指针寄存器IP提供； 数据段寄存器DS用来存放程序当前使用的数据段的段地址。一般来说，程序中所用到的原始数据、中间结果以及最终结果都存放在数据段中； 堆栈段寄存器SS用来存放程序当前所使用的堆栈段的段地址。堆栈是在存储器中开辟的一个特定区域； 附加数据段寄存器ES用来存放程序当前使用的附加数据段的段地址。附加数据段通常用于存放字符串操作时的目的字符串。 程序员在编写汇编语言源程序时，应该按照上述规定将程序的各个部分放在规定的段内。

12、每个源程序必须至少有一个代码段，而数据段、堆栈段和附加数据段则根据程序的需要决定是否设置。 2指令指针寄存器 指令指针寄存器IP用来存放下一条要读取的指令在代码段中的偏移地址。IP在程序运行中能自动加1修正，从而使其始终存放的是下一条要读取的指令在代码段的偏移地址。由于CS和IP的内容决定了程序的执行顺序，因此程序员不能直接用赋值指令对其内容进行修改。有些指令能使IP和CS的值改变（如跳转指令）或使其值压入堆栈或从堆栈中弹出恢复原值（如子程序调用指令和返回指令）。 320位地址加法器 8086/8088CPU在对存储单元进行访问以读取指令或读/写操作数时，必须在地址总线上提供20位的地址信息，

13、以便选中对应的存储单元。那么，CPU是如何产生20位地址的呢？ CPU提供的用来对存储单元进行访问的20位地址是由BIU中的地址加法器产生的。 存储器中每个存储单元的地址可有以下两种表示方式： 逻辑地址：其表达形式为“段地址：段内偏移地址”。段内偏移地址又称为“有效地址EA(Effective Address)。在读指令时，段地址由代码段寄存器CS提供，当前要读取指令在代码段中的偏移地址由指令指针寄存器IP提供；在读取或存储操作数时，根据具体操作，段地址由DS、ES或SS提供，段内偏移地址由指令给出。 物理地址：CPU与存储器进行数据交换时在地址总线上提供的20位地址信息称为物理地址。物理地址

14、的形成过程如图3.3所示。当由IP提供或由EU根据指令所提供寻址方式计算出寻址单元的16位段内偏移地址后，把该偏移地址和段寄存器内容左移四位后（相当于乘以10H）得到的段基址（段内第一个存储单元的物理地址）同时送到BIU中的地址加法器，形成一个20位的物理地址，从而实现对存储单元的访问。由逻辑地址求物理地址的公式为：物理地址=段地址10H+段内偏移地址 如假设当前(CS)=20A8H，(IP)=2008H，那么，下一条从内存中读取的指令所在存储单元的物理地址为：20A8H10H+ 2008H=22A88H。 图3.3 物理地址的形成 4. 指令队列缓冲器 8086的指令队列有6个字节，8088

15、的指令队列有4个字节。对8086而言，当指令队列出现2个空字节，对8088而言，指令队列出现1个空字节时，BIU就自动执行一次取指令周期，将下一条要执行的指令从内存单元读入指令队列。它们采用“先进先出”原则，按顺序存放，并按顺序取到EU中去执行。 指令队列的引入使得EU和BIU可并行工作，即BIU在读指令时，并不影响EU单元执行指令，EU单元可以连续不断地直接从指令队列中取到要执行的指令代码，从而减少了CPU为取指令而等待的时间，提高了CPU的利用率，加快了整机的运行速度。 Debug中使用反汇编命令得到的addxy.exe程序代码在内存中的存放情况.请大家注意理解逻辑地址与物理地址的概念(c

16、s):(ip)Debug中使用反汇编命令得到的addxy.exe程序中变量在内存中的存放情况.请大家注意理解逻辑地址与物理地址的概念运行ADDXY.asm 二执行单元EU 执行单元EU不与系统外部直接相连，它的功能只是负责执行指令。执行的指令从BIU的指令队列缓冲器中直接得到，执行指令时若需要从存储器或I/O端口读写操作数时，由EU向BIU发出请求，再由BIU对存储器或I/O端口进行访问。 执行单元EU由下列部件组成：1. 16位算术逻辑单元(ALU)：进行算术和逻辑运算。2. 16位标志寄存器FLAGS：存放CPU运算的状态和控制标志。3. 数据暂存寄存器：暂存参加运算的数据4. 通用寄存器：包括4个16位数据寄存器AX、BX、CX、DX和 4个16位指针与变址寄存器SP、BP与SI、DI。5. EU控制电路：它是控制、定时与状态