计算机系统结构考试题库及答案

1、计算机系统结构试题及答案一、 选择题（50分，每题2分，正确答案可能不只一个，可单选 或复选）（CPU周期、机器周期）是内存读取一条指令字的最短时间。（多线程、多核）技术体现了计算机并行处理中的空间并行。（冯诺伊曼、存储程序）体系结构的计算机把程序及其操作数 据一同存储在存储器里。（计算机体系结构）是机器语言程序员所看到的传统机器级所具 有的属性，其实质是确定计算机系统中软硬件的界面。（控制器）的基本任务是按照程序所排的指令序列，从存储器取 出指令操作码到控制器中，对指令操作码译码分析，执行指令操 作。（流水线）技术体现了计算机并行处理中的时间并行。（数据流）是执行周期中从内存流向运算器的信息

2、流。（指令周期）是取出并执行一条指令的时间。1958年开始出现的第二代计算机，使用（晶体管）作为电子器件。1960年代中期开始出现的第三代计算机，使用（小规模集成电路、 中规模集成电路）作为电子器件。1970年代开始出现的第四代计算机，使用（大规模集成电路、超 大规模集成电路）作为电子器件。Cache存储器在产生替换时，可以采用以下替换算法：（LFU算法、LRU算法、随机替换）。Cache的功能由（硬件）实现，因而对程序员是透明的。Cache是介于CPU和（主存、内存）之间的小容量存储器，能高 速地向CPU提供指令和数据，从而加快程序的执行速度。Cache由高速的（SRAM）组成。CPU的基本

3、功能包括（程序控制、操作控制、时间控制、数据加 工）。CPU的控制方式通常分为：（同步控制方式、异步控制方式、联合 控制方式）反映了时序信号的定时方式。CPU的联合控制方式的设计思想是：（在功能部件内部采用同步控 制方式、在功能部件之间采用异步控制方式、在硬件实现允许的 情况下，尽可能多地采用异步控制方式）。CPU的同步控制方式有时又称为（固定时序控制方式、无应答控 制方式）。CPU的异步控制方式有时又称为（可变时序控制方式、应答控制 方式）。EPROM是指（光擦可编程只读存储器）。MOS半导体存储器中，（DRAM）可大幅度提高集成度，但由于（刷 新）操作，外围电路复杂，速度慢。MOS半导体存

4、储器中，（SRAM）的外围电路简单，速度（快），但 其使用的器件多，集成度不高。RISC的几个要素是（一个有限的简单的指令集、CPU配备大量的 通用寄存器、强调对指令流水线的优化）。奔腾CPU采用2条指令流水线，能在1个时钟周期内发射2条简 单的整数指令，也可发射（1）条浮点指令。奔腾CPU的大多数简单指令用硬布线控制实现，在1个时钟周期 内执行完毕。而对于用微程序实现的指令，也在（2、3）个时钟 周期内执行完毕。奔腾CPU的外部中断是由CPU的外部硬件信号引发的，包括（可 屏蔽中断、非屏蔽中断）。奔腾CPU的异常中断是由指令执行引发的，包括（执行异常、执 行软件中断指令）。奔腾CPU是Int

5、el公司生产的一种（超标量）流水处理器。程序控制类指令的功能是（改变程序执行的顺序）。从CPU来看，增加Cache的目的，就是在性能上使（主存、内存） 的平均读出时间尽可能接近Cache的读出时间。从执行程序的角度看，最低等级的并行是（指令内部）并行。从执行程序的角度看，最高等级的并行是（作业级、程序级）并 行。存储器堆栈是由程序员设置出来作为堆栈使用的一部分（主存储 器）。当CPU和主存进行信息交换，即CPU （向主存存入数据、从主存 读出数据、从主存读出指令）时，都要使用地址寄存器和数据寄 存器。当代总线分为（数据传送总线、仲裁总线、中断和同步总线、公用线）。当代总线是一些标准总线，追求与

6、（技术、结构、CPU、厂家）无关的开发标准。当执行指令时，CPU能自动（递增）程序计数器的内容，使其始 终保持将要执行的下一条指令的主存地址，为取下一条指令做好 准备。到目前为止，使用最为广泛的计算机形态是：（嵌入式计算机）。堆栈是一种特殊的数据寻址方式，基于（FILO、LIFO）原理。堆栈寻址方式中，设A为累加器，SP为堆栈指示器，Msp为SP指 示的栈顶单元。如果进栈操作的动作顺序是（a）-msp，（sp）-sp， 那么出栈操作的动作顺序应为（SP）+1-SP, （Msp）-A）o冯诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部 件：运算器、控制器、（I/O设备、存储器）。冯诺依曼

7、计算机体系结构的主要特点是（使用二进制数、存储程 序）。冯诺依曼型计算机的设计思想是（存储程序并按地址顺序执行）。广义地讲，并行性中的并发性是指两个以上事件在（同一时间间 隔内）发生。广义地讲，并行性中的同时性是指两个以上事件在（同一时刻） 发生。计算机的专用和通用是根据计算机的（效率、速度、价格、运行 的经济性和适应性）来划分的。寄存器堆栈是（CPU）中设置的一组专门用于堆栈的寄存器。具有相同（计算机体系结构）的计算机，可以采用不同的（计算 机组成）。开发RISC系统的目标是：（使处理器的结构更简单，更合理、提 高处理器的性能、提高处理器的执行效率、降低处理器的开发成 本）。流水CPU通常由

8、（指令部件、指令队列、执行部件）等几个部分 组成，这几个功能部件可以组成一个多级流水线。奇偶校验无法检测（偶数个、偶数个）错误，更无法识别错误信 息的（位置、内容）。取出和执行任何一条指令所需的最短时间为（2）个CPU周期。世界上第一台通用电子数字计算机ENIAC使用（电子管）作为电 子器件。适配器的作用是保证（I/O设备）用计算机系统特性所要求的形 式发送或接收信息。双端口存储器是一种高速工作的存储器，指同一个存储器具有两 组相互独立的（读写）控制线路，可以对存储器中（任何）位置 上的数据进行独立的存取操作。通用计算机可分为（超级计算机、大型机、服务器、工作站）微 型机和单片机。微程序控制器

9、的基本思想是：将微操作控制信号按一定规则进行 编码，形成（微指令），存放到一个只读存储器里。当机器运行时， 一条又一条地读出它们，从而产生全机所需要的各种操作控制信 号，使相应部件执行所规定的操作。为了解决多个主设备同时（竞争）总线（控制）权的问题，必须 具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的 下一次主方。为了提高浮点数的表示精度，当尾数不为（0）时，通过修改阶码 并移动小数点，使尾数域的最高有效位为（1），这称为浮点数的 规格化表示。为了执行任何给定的指令，必须对指令操作码进行测试，以便识 别所要求的操作，CPU中的（指令译码器）就是完成这项工作的。相对于硬布线控制器，微程

10、序控制器的优点在于（结构比较规整、 复杂性和非标准化程度较低、增加或修改指令较为容易）。相联存储器是以（关键字、内容）来访问存储器的。虚拟存储器可看作是一个容量非常大的（逻辑）存储器，有了它， 用户无需考虑所编程序在（主存）中是否放得下或放在什么位置 等问题。虚拟地址空间的大小实际上受到（辅助存储器）容量的限制。虚拟地址由（编译程序）生成。一个计算机系统可以在不同的并行等级上采用流水线技术。按照 流水的级别，流水线可分类为（算术流水线、指令流水线、处理 机流水线、宏流水线）。一条机器指令是由若干条（微指令）组成的序列来实现的，而机器指令的总和便可实现整个指令系统。一条机器指令是由若干条微指令组

11、成的序列（通常叫做（微程序） 来实现的，而机器指令的总和便可实现整个指令系统。一条指令中的操作数地址，可以有（0、1、2、3）个。一种（计算机组成）可以采用多种不同的（计算机实现）。以下4种类型指令中，执行时间最长的是（SS型指令）。以下4种类型指令中，执行时间最短的是（RR型指令）。以下关于流水线技术的描述中，正确的是（就一条指令而言，其 执行速度没有加快、就程序执行过程的整体而言，程序执行速度 大大加快、适合于大量的重复性的处理）。以下句子中，正确的是（CPU中的微程序是可重写的、可以通过 修改成品CPU来改变CPU的译码方式）。以下句子中，正确的是（各条指令的取指阶段所用的CPU周期是

12、完全相同的、由于各条指令的功能不同，指令的执行阶段所用的 CPU周期是各不相同的）。以下句子中，正确的是（一条指令的取出阶段需要1个CPU周期 时间、一条指令的执行阶段需要至少1个CPU周期时间）。以下指令存在哪些类型的数据相关？（RAW相关、WAW相关）LAD R6, B； M（B）9R6，M（B）是存储器单元MUL R6, R7； （R6） X （R7） 9R6以下指令存在哪些类型的数据相关？ （WAR相关）STA M（x）, R3； （R3）-M（x），M（x）是存储器单元ADD R3, R4, R5 ； （R4）+（R5）-R3以下指令存在哪些类型的数据相关？ （WAW相关）MUL R

13、3，R1，R2 ； （R1）X（R2）-R3ADD R3,R4,R5 ； （R4） + （R5）-R3硬布线控制器的特点是（设计非常复杂，且代价很大、调试非常 复杂，且代价很大、速度较快，主要取决于逻辑电路的延迟）。运算型指令的寻址与转移型指令的寻址，其不同点在于（前者取 操作数，后者决定程序转移地址）。在（定点）运算中，为了判断溢出是否发生，可采用双符号位检 测法。不论溢出与否，其（最高）符号位始终指示正确的符号。在CPU中，操作控制器的功能就是根据指令操作码和时序信号， 产生各种操作控制信号，以便正确地建立数据通路，从而完成（取 指令、执行指令、分析指令、取操作数）的控制。在CPU中，程序

14、计数器用来保存（下一条指令的地址）。在CPU中，跟踪指令后继地址的寄存器是（程序计数器）。在CPU中，控制器通常由（程序计数器、指令寄存器、指令译码 器、时序发生器）和操作控制器组成。在CPU中，数据寄存器用来暂时存放（由主存读出的一条指令、 由主存读出的一个数据字、向主存存入的一条指令、向主存存入 的一个数据字）。在CPU中，运算器的主要功能是进行（算术运算、逻辑测试、逻辑运算）。在CPU中，运算器通常由（算术逻辑单元、累加寄存器、数据寄 存器、状态条件寄存器）组成。在CPU中，指令寄存器用来保存（当前指令）。在CPU中，状态条件寄存器（PSW）用来保存（标志位、条件码 、中断信息、状态信息

15、）。在IEEE 754标准中，对于一个规格化的32位浮点数，其尾数域 所表示的值是（1.M），这是因为规格化的浮点数的尾数域最左（最 高有效位）总是（1），故这一位经常不予存储，而认为隐藏在小 数点的左边，这可以使尾数表示范围多一位，达（24）位。在操作控制器中，（微程序控制器）是采用存储逻辑来实现的。在定点二进制运算器中，减法运算一般通过（补码运算的二进制 加法器）来实现。在对RISC机器基本概念的描述中，正确的是（RISC机器一定是 流水CPU）。在对流水CPU基本概念的描述中，正确的是（流水CPU是一种非 常经济而实用的时间并行技术）。在计算机的流水处理过程中，要使流水线具有良好的性能，

16、必须 使流水线畅通流动，不发生断流。但由于流水过程中会出现（资 源相关、数据相关、控制相关）等相关冲突，实现流水线的不断 流是困难的。在计算机系统的层次结构中，（高级语言级、汇编语言级）采用符号语言。在计算机系统的层次结构中，（微程序设计级、操作系统级、 机器语言级）采用二进制数语言。在计算机系统的层次结构中，属于软件级的是（高级语言级、 汇编语言级）。在计算机系统的层次结构中，属于软硬件混合级的是（操作系 统级）。在计算机系统的层次结构中，属于硬件级的是（微程序设计级、 机器语言级）。在计算机系统中，CPU管理外围设备的方式，除了程序查询之 夕卜，还包括（程序中断、DMA、通道、PPU）。在

17、计算机中，（CPU对主存的读取、CPU对主存的写入、输入 设备与主存的数据交换、输出设备与主存的数据交换）一般都采 用异步控制方式，以保证执行时的高速度。在流水CPU中，为了解决执行段的速度匹配问题，一般采用的 方法包括：（将执行部件分为定点执行部件和浮点执行部件两个可 并行执行的部分，分别处理定点运算指令和浮点运算指令、在浮 点执行部件中，包括浮点加法部件和浮点剩除部件，它们可以同 时执行不同的指令、浮点运算部件以流水线方式工作）。在流水CPU中，指令部件本身又构成一个流水线，即指令流水 线，由（取指令、指令译码、计算操作数地址、取操作数）等几 个过程段组成。在流水过程中存在的相关冲突中，（

18、控制相关）是由转移指令引起的。在流水过程中存在的相关冲突中，（数据相关）是由于指令之 间存在数据依赖性而引起的。在流水过程中存在的相关冲突中，（资源相关）是指多条指令 进入流水线后在同一机器周期内争用同一个功能部件所发生的冲 突。在流水计算机中米用多体交叉存储器，其目的是（解决存储器 的速度匹配问题、使存储器的存取时间能与流水线中其他过程段 的速度相匹配）。在奇偶校验中，只有当数据中包含有（偶数、奇数）个1时，偶 校验位C二（0、1）。在一个计算机系统中，宏流水线是指程序步骤的并行，是（处 理机）级流水线。在一个计算机系统中，算术流水线是指运算操作步骤的并行， 是（部件）级流水线。在一个计算机

19、系统中，指令流水线是指指令步骤的并行，是（处 理器）级流水线。在主存与Cache间建立地址映射，有几种不同的地址映射方 式，它们是（全相联映射方式、直接映射方式、组相联映射方式）。在总线仲裁方式中，（集中式）仲裁需要（中央仲裁器）。指令的顺序寻址方式，是指下一条指令的地址由（程序计数器）给出。指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接 给出，因此，（程序计数器）的内容必须相应改变，以便及时跟踪 新的指令地址。指令格式就是（指令字）用二进制代码表示的结构形式。指令格式中的（操作码）字段，用来表征指令的操作特性与功 能。指令格式中的地址码字段，通常用来指定参与操作的（操作数） 或其地址

20、。指令流是取指周期中从内存流向（控制器）的信息流。中央处理器包括（运算器、控制器、Cache）。状态条件寄存器（PSW）通常保存（运算结果进/借位标志、运 算结果溢出标志、运算结果为零标志、运算结果符号标志）和运 算结果为负标志。总线的特性包括（物理特性、功能特性、电气特性、时间特性）。计算机系统结构试题及答案一、单项选择题（本大题共20小题，每小题2分，共20分）以下正确的是（ ）。A）机箱是计算机的外特性，属系统结构的研究范围B）集成电路芯片的设计是计算机组成原理的研究范围C）加法器的设计是计算机实现的研究内容D）计算机性能评价是计算机系统结构的研究范围在流水线相关处理中，采用（）会产生“

21、写-写”相关和“先读后写”相关。A）猜测法B）顺序流动C）异步流动D）相关专用通路3 .非线性流水线是指（）A）存在分叉连接的流水线B）存在反向连接的流水线C）一个任务使用多个功能段的流水线 D）动态连接的流水线网络直径与网络的（）有关A）度B）链路总数C）结点间通信经过的最多链路数D）通信延迟下列关于存储器的描述，哪个是正确的（）A）多体交叉存储器主要解决扩充容量问题B）Cache的功能全由硬件完成C）Cache与主存统一编址，即主存空间的某一部分属于CacheD）“主存一外存”的存储层次是为了弥补主存速度的不足在单指令流多数据流计算机中各处理单元必须（）。A）以同步方式在同一时间内执行不同

22、的指令B）以同步方式在同一时间内执行相同的指令C）以异步方式在同一时间内执行相同的指令D）以异步方式在同一时间内执行不同的指令7 .虚拟存储器地址变换是指（）。A）多用户虚地址与实地址如何一一对应B）程序的逻辑地址变换成主存实地址C）程序执行时将虚地址变换成对应的实存地址D）指令的符号地址变换成二进制地址 反映网络在理想通信模式下通信带宽的特性是（）A）度B）直径C）带宽总和D）等分带宽依据Michael J.Flynn提出的按指令流和数据流的多倍性对计算机系统分类，Illiac IV计算机属于（）A） SISDB） SIMDC） MISDD） MIMD全相联地址映象是指（）。A）任何主存页都

23、可装入Cache中任何页的位置B）一个虚页只装进固定的主存实页位置C ）组之间是固定的，而组内任何主存页可以装入任何Cache页位置D）组间可任意装入，组内是固定装入二、名词解释题（本大题共5小题，每小题4分，共20分）解释每小题所给名词的含义，若解释正确则给分，若解释错误则无分，若解释不准确或不全面，则酌情扣分。1 .目录表阻塞网络写直达法乱序流动向量链接技术三、简答题（本大题共4小题，共25分）（5分）存储程序计算机（冯氏机）在系统结构上的主要特点是什么？（5分）在cache容量一定的情况下，增加cache中的块大小能否达到提高cache命中率的效果?为什么？（5分）解释数据相关（局部相关

24、）与控制相关（全局相关）。（10分）有哪几种向量处理方式？它们对向量处理机的结构要求有何不同？四、综合题（本大题共4小题，共35分）1. （5分）某计算机系统采用浮点运算部件后使浮点运算速度提高到原来的20倍， 而系统运行一程序的整体性能提高到原来的10倍，试计算该程序中浮 点操作所占的比例。（5分）（1）使用终端标记法标出Q网络（见下图）的从2号输入端到6号输出端网络连 接以及从6号输入端到4号输出端从的网络连接。（2）上题的网络连接之间是否会产生冲突？如有，请指出冲突所在。输 出 端3. (10分)有一个Cache存储器，主存有8块(0-7), Cache有4块(0-3),采用组相联映像，

25、 组内块数为2块。采用LRU (近期最久未使用)替换算法。指出主存各块与Cache各块之间的映像关系。某程序运行过程中，访存的主存块地址流为：2,3,4,1,0,7,5,3,6,1,5,2,3,7,1说明该程序访存对Cache的块位置的使用情况，计算Cache命中率。4. (15分)有一条静态多功能流水线由5段组成(如下图所示)，加法用1、3、 4、5段，乘法用1、2、5段，第2段的时间为21,其余各段时间均 为$,而且流水线的输出可以直接返回输入端或暂存于相应的流水线 寄存器中。若在该流水线上计算f=A1*B1 + A2*B2 + A3*B3 + A4*B4,画出处理过程的时空图；计算其吞吐

26、率、加速比和效率；流水线。该流水线的瓶颈段是哪一段？可用哪几种方法消除该瓶颈？画出改进后的计算机科学系计算机系统结构期末考试试卷（A卷）|得分| 一单选题:（10分，每题1分）1、.启动I/O指令是主要的输入输出指令，是属于（B）A.目态指令B.管态指令C.目态、管态都能用的指令D.编译程序只能用的指令2、输入输出系统硬件的功能对（B ）是透明的A.操作系统程序员B.应用程序员C.系统结构设计人员D.机器语言程序设计员3、全相联地址映象是指（A）A.任何虚页都可装入主存中任何实页的位置B. 一个虚页只装进固定的主存实页位置C.组之间固定，组内任何虚页可装入任何实页位置D.组间可任意装入，组内是

27、固定装入4、（ C ）属于MIMD系统结构A.各处理单元同时受一个控制单元的管理B,各处理单元同时受同个控制单元送来的指令C.松耦合多处理机和多计算机系统D,阵列处理机5、多处理机上两个程序段之间若有先写后读的数据相关，则（B）A.可以并行执行B.不可能并行C.任何情况均可交换串行D.必须并行执行6、计算机使用的语言是（B）A.专属软件范畴，与计算机体系结构无关B.分属于计算机系统各个层次C.属于用以建立一个用户的应用环境D.属于符号化的机器指令7、指令执行结果出现异常引起的中断是（C）A.输入/输出中断B-机器校验中断C.程序性中断D.外部中断8、块冲突概率最高的Cache地址映象方式是（A

28、）A.直接B.组相联C.段相联D.全相联9、组相联映象、LRU替换的Cache存储器，不影响Cache命中率的是（B ）A.增大块的大小B.增大主存容量C.增大组的大小D.增加Cache中的块数10、流水处理机对全局性相关的处理不包括（C）A.猜测法B.提前形成条件码C.加快短循环程序的执行D.设置相关专用通路得分评分人二填空题：（20分，每题2分）1、数据通路宽度就是数据总线上一次并行传送的信息位虹。2、计算机仿真用微程序解释，计算机模拟用_机器语言_解释3、阵列处理机按存贮器的组成方式可分为两种构形,分别为:分布式存储器. 和集中共享式。4、按弗林的观点，计算机系统可分为SISD、 SIM

29、DMISD 和 MIMD 四大类5、浮点数尾数的下溢处理方法有：_截断法，舍入法，恒置1法，查表舍入 法_。6、流水线消除速度瓶颈的方法有瓶颈子过程 拆分一和瓶颈子过程_并联.两种。7、具有相同“系统结构”（如指令系统相同）的计算机可以因为速度要求等因素 的不同而采用计算机组成_。8、在非线性流水线机器中，可能发生的数据相关有：_先读后写相关，写写相 关和先写后读相关。8、互连网络的交换方法主要有线路交换、包交换、线路/包交换，SIMD互连网络 多采用线交换，多处理机常采用包_交换。9、Cache存储器写操作时，只写入Cache，仅当需要块替换时，才将其写回 主存，称这种修改主存块内容的方法为

30、_写回法。得分三简答题：（40分，每题4分）评分人计算机系统结构研究的是什么？软、硬件之间的功能分配以及对传统机器级界面的确定。计算机组成和计算机实现有什么关系？计算机组成指的是计算机系统结构的逻辑实现。计算机实现指的是计算机组成的物理 实现。计算机组成和计算机实现关系密切，有人将它们和称为计算机实现。器件的发展对系统结构的影响？器件的发展改变了逻辑设计的传统方法。器件的发展也使系统结构的“下移”速度加 快。器件的发展还促进了算法、语言和软件的发展。解决计算机主存与CPU的速度差对机器性能的影响，可采用哪些解决方法？设置 Cache,采用并行主存系统简述设计RISC结构使用的基本技术。按设计R

31、ISC的一般原则来设计 逻辑实现上采用硬联和微程序相结合（3）设置 大量工作寄存器并采用重叠寄存器窗口 （4）指令用流水和延迟转移（5）采用Cache （6）优化设计编译系统什么是软件的可移植性？软件不修改或只经少量修改就可由一台机器移植到另一台机器上运行请解释说明常用的4种基本单级互联网络.立方体单级网络，PM2I网络，混洗交换单级网络，蝶形单级网络什么是中断响应次序和处理次序？中断响应次序是在同时发生多个不同种类的中断请求时，中断响应硬件中排队器所决 定的响应次序.处理次序是各个中断请求实际被处理完毕的顺序.请解释存储系统和存储体系的区别.存储系统是将多种不同工艺的存储器组织在一起，但从逻

32、辑上还不能成为一个整体. 而存储体系就是从程序员角度来看，各种不同工艺的存储器在逻辑上是一个整体.请说明一次重叠中通用寄存器组相关的处理办法.处理办法有推后读和设置相关通路得分四计算题：(30分，每题6分)评分人经统计，某机器14条指令的使用频率分别为：0.01, 0.15, 0.12, 0.03, 0.02, 0.04, 0.02,0.04, 0.01, 0.13, 0.15, 0.14, 0.11, 0.03请分别求出用等长码，哈夫曼码，只 有两种码长的扩展操作码的操作码平均码长。等长码码长为4位，哈夫曼码平均码长为3.3 8位，两种码长的扩展操作码的操作 码平均码长为3. 4位设有两个向

33、量C和D,各有4个元素，在图中的静态双功能流水线上工作。其中， 1-2-3-5组成加法流水线，1 -4-5组成乘法流水线。设每个流水线所经过的时间 均为At,而且流水线的输出结果可以直接返回到输入或暂存于相应的缓冲寄存器中， 其延迟时间和功能切换所需要的时间都可以忽略不计。求：该流水线的实际吞吐率TP 和效率n。5 I ： I I I 口 : : : :4 TOC o 1-5 h z :iii3|2! I ! I i I1 ；;；101 2 34 56 7 89 10 11 12 13 14 15 16 时间At实际吞吐率TP=7/ (15At) n=32%在一个 5段的流水线处理机上需经9拍

34、才能完成一个任务，其预约表如下表所 示。分别写出延迟禁止表F、初始冲突向量C； (2)画出流水线状态转移图；(3)求出 最小平均延迟、调度最佳方案。8,1 ,分别写出延迟禁止表F = 1,5,6,初始冲突向量C = 1 01 1 0 0 0最小平均延迟：3.5拍流水线状态转移图调度最佳方案 (3,4)如果设一个系统有四个中断级，中断响应次序为1-2-3-4。现要求中断处理次 序改为1-4-3-2,(1)清画出中断级屏蔽位表。(2)如果在运行用户程序的过程中同时发生了 1,2,3,4级中断，请画出此程序运行过程示意图。(3)如果在运行 用户程序的过程中同时发生了 2,3级中断，而在3级中断未处理

35、完毕又发生了 4级 中断，最后回到用户程序时又同时发生了 1,2级中断，请画出此程序运行过程示 意图。(1)中所姓蒲理序恕别中嘶腹解些应2版毂4蚁第1统000Q第心01110C1第4级Ic:心(2)(3)5.计算多级立方体互连网络。见图N=8多级立方体互连网络，求当输入端级控制信 号为828180=010时，输入端为01234567时，输出端为： 23016745。23 s0sis2计算机科学系计算机系统结构期末考试试卷（B卷）年级：专业： 班级：_ 学号：姓名：题号二三四五总分签名得分注：1、共100分，考试时间120分钟。2、此试卷适用于计算机科学与技术本科专业。得分11、A.哈夫曼编码一

36、单选题：（10分，每题1分）.计算机中优化使用的操作码编码方法是（D ）B. ASCII码C. BCD码D,扩展操作码对系统程序员不透明的应当是（B ）A. Cache存储器B.虚拟存储器C.指令缓冲寄存器D.数据通路宽度13、全相联地址映象是指（A）A.任何虚页都可装入主存中任何实页的位置 置12、B. 一个虚页只装进固定的主存实页位C.组之间固定，组内任何虚页可装入任何实页位置D.组间可任意装入，组内是固定装入14、（ C ）属于MIMD系统结构A.各处理单元同时受一个控制单元的管理B.各处理单元同时受同个控制单元送来的指令C.松耦合多处理机和多计算机系统D,阵列处理机15、多处理机上两个

37、程序段之间若有先写后读的数据相关，则（B ） A.可以并行执行B.不可能并行C.任何情况均可交换串行D.必须并行执行16、系列机软件必须保证（C ）A.向前兼容，并向上兼容 B.向前兼容，并向下兼容C.向后兼容，力争向上兼容D.向后兼容，力争向下兼容17、指令执行结果出现异常引起的中断是9）A.输入/输出中断B.机器校验中断C.程序性中断D.外部中断18、在Cache存储器中常用的地址映象方式是（C）A.全相联映象B.页表法映象C组相联映象D.段页表映象19、组相联映象、LRU替换的Cache存储器，不影响Cache命中率的是（B ）A.增大块的大小B.增大主存容量C增大组的大小D.增加Cac

38、he中的块数20、流水处理机对全局性相关的处理不包括（D）A.猜测法B.提前形成条件码C.加快短循环程序的执行D.设置相关专用通路得分评分人二填空题:（20分，每题2分）10、数据宽度就是量 011、计算机仿真用12、固件就是件13、按弗林的观点,计算机系统可分为I/O设备取得1/O总线后所传送数据的总微程序_解释，计算机模拟用_机器语言_解释 软件功能的硬一种具有SISDSIMDMISD 和 MIMD 四大类14、浮点数尾数的下溢处理方法有:截断法，舍入法，恒置1法，查表舍入法。实现软件移植的基本技术有同一高级语言,采用系列机,模拟和15、 仿真。16、并行主存系统包括单体多字,多体单字和多体多字交叉存储17、 写写相关 和先写后读相关18、互连网络的交换方法主要有线路交换、包交换、线蹈包交换，SIMD互连 网络多采用线交换，多处理机常采用包交换。19、Cache存储器写操作时，在写入Cache的同时将其写回主存，称这种 修改主存块内容的方法为写直达法。在非线性流水线机器中，可能发生的数据相关有：先读后写相关，得分评分人三简