数字电路实验第一讲(理学院)

1、数字电路与逻辑设计实验电子工程学院电路中心史晓东http:/主要内容课程介绍可编程器件EDA技术及其发展设计例程数字逻辑实验板的使用QuartusII使用1一、课程介绍2课程目标重点掌握用可编程逻辑器件和VHDL语言设计数字系统的方法掌握EDA工具的使用方法培养对硬件设计的兴趣，为今后工作和实践打下良好基础3具体教学内容实验内容：QuartusII图形输入法设计（第8周）VHDL组合逻辑设计（第9周）VHDL时序逻辑设计（第10周）数码管扫描显示控制器设计与实现（第11周）综合实验（第1215周）4成绩评定方法成绩评定分为三个部分：单元实验成绩、报告成绩和综合实验成绩。总成绩单元实验成绩40报

2、告成绩20+综合实验成绩40。 平时缺少一次实验成绩或者少一次报告则没有总成绩。5单元实验成绩构成实验态度（考勤、纪律、整理等）预习情况实验操作情况 实验结果综合实验成绩构成操作成绩包括实验态度及整理、预习、软件使用、程序编写及仿真波形等 验收成绩包括必做内容和选做内容功能验收 答辩成绩自愿进行，主要讲述设计方案、实验中的一些经验教训和心得体会等预习要求了解实验原理，根据实验内容画出实验电路图或写出完整的实验源程序。每次单元实验都要有！第一次综合实验要有！8单元实验报告要求（总分100分）报告格式规范、书写工整、清晰5总结和结论810故障及问题分析710仿真波形图分析620仿真波形图（打印）5

3、20实验原理图或VHDL程序（打印）420设计思路和过程31025实验名称和实验任务要求1分数内 容实验一和实验四要求提交报告报告要求实验完成后4天内提交9综合课题报告要求内 容分数1设计课题的任务要求52系统设计（包括设计思路、总体框图、分块设计）203仿真波形及波形分析204源程序（要有注释）205功能说明56元器件清单及资源利用情况57故障及问题分析108总结和结论109报告格式规范、清晰5电子版和纸版各提交一份最后一次实验后一周之内提交本课程相关参考书目及网站（一）VHDL实用教程 ，潘松，王国栋编著，电子科技大学出版社。VHDL语言程序设计及应用，姜立东等编著，北京邮电大学出版社。1

4、1本课程相关参考书目及网站（二）电路中心网站 http:/其他网络资源 http:/ http:/相关器件的数据手册EDA工具的帮助12二、可编程器件13可编程逻辑器件(PLD)CPLD（Complex Programmable Logic Device），以乘积项结构方式构成逻辑行为，其基本结构为与或阵列。FPGA（Field Programmable Gate Array），以查找表结构方式构成逻辑行为，其基本结构为门阵列。Altera公司的CPLDEPM7128SLC84-15EPM7128SLC84-15简介EPM7128SLC84-15是Altera公司生产的在系统可编程器件：EPM

5、 MAX系列；77000系列产品；128有128个逻辑单元（Logic Cell）；LPLCC封装；C0至70；8484个引脚；15管脚与管脚之间延迟时间为15nsAltera公司的MAXII系列器件EPM1270T144C517EPM1270T144C5简介EPM1270T144C5是Altera公司生产的在系统可编程器件：EPM MAX系列；1270有1270个逻辑单元（Logic Cell）；TTQFP封装；144144个引脚；C0至70；5管脚与管脚之间延迟时间为5ns 三、EDA技术及其发展19EDA基本知识EDA Electronic Design Automation研究如何有效

6、利用计算机进行电子系统设计的学科。研究内容包括：算法与建模(algorithms and modeling)；系统描述(system description);验证(verification) /仿真（模拟）(simulation);综合/变换(synthesis/transformation)研究领域涵盖微电子/计算机/数学FPGA/CPLD开发过程设计输入(Design Entry) 编译(Compile)编程和配置(Program&Configuration)适配(Fit)综合(Synthesis)仿真(Simulate)21 QUARTUS II是ALTERA公司推出的的第四代PLD开

7、发系统含有 FPGA 和 CPLD 设计所有阶段的解决方案支持ALTERA公司的所有FPGA 和 CPLD 器件在性能、布局布线技术、时序逼近技术、验证解决方案等方面保持技术领先优势22四、设计例程23门电路：2输入异或门真值表逻辑电路和逻辑表达式xor2功能分析0110y1010b1100aaby24仿真仿真是检验设计正确与否的方法，可以在下载到硬件之前解决绝大多数设计上的问题。仿真只需要你加入激励信号，系统根据你的设计计算出响应信号，最后靠你自己去分析输入输出的状态关系，验证设计是否满足的功能要求。合理设置的输入波形是关键。仿真波形是你自己去分析的，不是给老师检查的！25二输入异或门的仿真

8、波形输入信号状态的完整性便于观测验证结果aby0011001100110110y1010b1100a26aby010001y=a xor by=a or b274选1数据选择器的仿真波形（一）284选1数据选择器的仿真波形（二）29五、数字逻辑实验板的使用307128实验板说明31MAXII实验板说明六、QuartusII的使用33QuartusII使用不同的设计项目最好放在不同的文件夹中，同一工程的所有文件必须放在同一目录下名称保持一致实体名与文件名仿真文件名仿真End Time的设置信号周期应大于器件最小延迟时间，且状态要完整。34本次实验内容用逻辑门设计实现一个半加器，仿真验证其功能，并

9、生成新的半加器图形模块单元。用实验内容1中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关（SW1SW3）作为输入，发光二极管（LD1LD2）作为输出。用三线至八线译码器（74138）和逻辑门设计实现函数，仿真验证其功能，并下载到实验板测试。要求用拨码开关（SW1SW3）作为输入，发光二极管（LD1）作为输出。用D触发器设计一个四位可以自启动的环形计数器，仿真验证其功能，并下载到实验板测试。要求：实验板上时钟选择LOW，用发光二极管显示时钟信号和输出信号。用JK触发器设计一个8421码十进制计数器，仿真验证其功能，并下载到实验板测试。要求：实验板上时钟选择LOW，用发光二极管显示时钟信号和输出信号。 下