数字电子技术1

1、数字电子技术授课教师：王 冰 2011年9月2日深圳大学电子科学与技术学院课件第一章 逻辑代数基础 逻辑代数是分析和设计数字电路的基本数学工具，它的基本和常用运算也是数字电路要实现的重要操作。这一章主要讲解逻辑代数的基本概念、公式和定理，逻辑函数的公式化简法和图形化简法，几种常用逻辑函数的表示方法及其相互间的转换。概述逻辑代数二进制数表示法二进制代码逻辑代数在客观世界中，事务的发展变化通常都有一定的因果关系。如电灯的亮、灭取决于电源是否接通，电源接通与否是因，电灯亮不亮是果，这种因果关系，一般称为逻辑关系，反映和处理这种关系的数学工具，就是逻辑代数（或布尔代数，或开关代数。在二值逻辑中，变量取

2、值仅限于1或0，没有第三种可能。这里的1或0不代表数值大小，而代表两种不同的逻辑状态。二进制数表示法十进制数 任意一个正十进制数D都可以展开成 Dki10i 其中，ki是第i位的系数，它可能是09十个数 码中的任意一个。若整数部分的位数是n，小数部分的位数是m，则i包含从n-1到0的所有正整数和从1到m的所有负整数。 如：143.7511024101310071015102二进制数表示法二进制数 在数字电路中应用最广的是二进制。在二进制数中，每一位仅有0和1两种可能的数码。计数基数为2，低位和相邻高位之间的进位关系是逢二进一。 任何一个二进制数均可展开为 Dki2i 这里，ki的取值只有0和1

3、两种可能。 如：101.11122021120121 122 二进制数的缩写形式八进制数与十六进制数八进制数 在八进制数中，每一位用07八个数码表示，计数基数为8，低一位和高一位之间的关系是逢八进一。 任何一个八进制数都可以展开为 Dki8i 式中的ki可以是07这八个整数中的一个。 如：37.41381780481182 十六进制数 十六进制的每一位数都有十六种可能出现的数字，分别用09、A（10）、B（11）、C(12)、D(13)、E(14)及F(15)表示。 任意一个十六进制数均可展开为 D ki16i 其中，ki可以是0F这十六个数字中的任何一个。 如：2A.7F=2161A1607

4、161F162二进制数的缩写形式八进制数与十六进制数几种常用进制数之间的转换二十转换 将二进制数按Dki2i展开，然后把所有各项的数值按十进制相加，就可以得到等值的十进制数了。 如（1011.01）2123022121 120 021 122 8021 0 0.25 （11.25）10十二转换（整数转换） 假设十进制整数为D10它所对应的二进制数为（knkn1k0)2，则 D10=kn2n+kn-12n-1+k121+k0 =2(kn2n-1+kn-12n-2+k1)+k0 则 (D10-k0)/2= 2(kn2n-2+kn-12n-3+k2)+k1 如：将（173）10化为二进制数。 几种常

5、用进制数之间的转换22222222173864321105210 余数1k0 余数0k1 余数1k2 余数1k3 余数0k4 余数1k5 余数0k6 余数1k7故（173）10（10101101）2十二转换（小数转换） 假设十进制小数为D10，它所对应的二进制小数为（0.k1k2km)2，则 D10=k-12-1+k-22-2+k-m2-m。 2D10=k-1+（k-22-1+ k-32-2 +k-m2-m1） 2【2D10k-1】k-2+ （k-32-1+k-m2-m2） 如：将0.812510化为二进制小数。 0.8125 2 几种常用进制数之间的转换1.62500.625021.250

6、00.250020.500020.50001.0000 整数部分1k-1 整数部分1k-2 整数部分0k-3 整数部分1k-4 故而（0.8125）10（0.1101）2几种常用进制数之间的转换二八转换 如：将（10110101.00111101）2化为八进制数。 （010，110，101. 001，111，010）2 （ 2 6 5 1 7 2 ）8八二转换 如：将（512.304）8化为二进制数。 （ 5 1 2. 3 0 4）8 （101 001 010. 011 000 100）2二十六转换 将（01011110.10110010）2化为十六进制数。 （0101 1110. 1011

7、0010）2 （ 5 E B 2 ）16 几种常用进制数之间的转换十六二转换 将（8FA.C6）16化为十六进制数。 （ 8 F A . C 6 ）16 （1000 1111 1010. 1100 0110）2 二进制代码用二进制数表示文字、符号等信息的过程叫做编码。用来进行编码之后的二进制数称为二进制代码。十进制数字8421BCD码B3B2B1B0012345670000000089110000111100001100110001010101018421位权1.1基本概念、公式和定理1.1.1基本和常用逻辑运算1.电路图开关A开关B灯Y1灯Y2灯Y3断开断开闭合闭合断开断开闭合闭合灭灭灭亮灭

8、亮亮亮亮灭开关A开关B灯Y1电源电源开关A开关B灯Y2R开关A灯Y3电源2.真值表 在上表中,经过设定变量和状态赋值之后,便可以得到反映开关状态与电灯亮灭之间因果关系的数学表达式-逻辑真值表,简称真值表. (1)设定变量 用英文字母表示开关和电灯的过程,叫做设定变量.现用A,B,Y1,Y2,Y3分别表示开关A,B和灯Y1,Y2,Y3. (2)状态赋值 用0和1分别表示开关和电灯有关状态的过程,称为状态赋值.现用0表示开关断开和灯灭,用1表示开关闭合和灯亮.这也叫做变量取值. (3)列真值表 A B Y1 Y2 Y3 0 0 1 1 0 0 1 1 0 0 0 1 0 1 1 1103. 三种基

9、本逻辑关系 (1)与逻辑关系 当决定一件事情的各个条件全部具备时,这件条件才会发生,这样的因果关系,称为与逻辑关系. (2)或逻辑关系 当决定一件事情的各个条件中,只要有一个具备,这件事情就会发生,这样的因果关系,叫做或逻辑关系. (3)非逻辑关系 当决定一件事情的条件具备时,这件事情就不会发生,反之,就可以发生,这样的因果关系,叫做非逻辑关系.4.基本逻辑运算 1.与运算 2.或运算 3.非运算 逻辑变量与逻辑函数逻辑变量 在逻辑代数中,和普通代数一样,也是用英文字母表示变量,叫做逻辑变量.在二值逻辑中,不是1就是0,没有第三种可能.逻辑函数 如果输入逻辑变量A,B,的取值确定之后,输出逻辑

10、变量Y的值也被唯一地确定了,那么就称Y是A,B,的逻辑函数,并写成为 Y=F(A,B,)几种常用的逻辑运算与非运算 或非运算 与或非运算 异或运算同或运算 Y8=AB+AB=A B=Y7 七种运算的逻辑符号&Y1ABABY1ABY2Y2AB+AB1AB1A1AY3AY3&ABY4ABABY4ABY5Y5AB+1ABABY6Y6AB+AB&1CDABY7Y7AB=1AB国际符号曾用符号美国符号公式和定理常量之间的关系 变量和常量之间的关系 与普通代数相似的定理 逻辑代数的一些特殊定理公式和定理同一率:德.摩根定理:还原率:交换率:结合率:分配率:关于等式的三个规格代入规格 在任何逻辑等式中,如果

11、等式两边所有出现某一变量的地方都代之以一个函数,则等式仍然成立.如:用反演规则 对于任意一个函数表达式Y,如果将Y中所有的“.”换成“+”, “+”换成“.”, “0”换成“1”, “1”换成“0”,原变量换成反变量,反变量换成原变量,则可得到 反函数.如: 代替中的A,则有:关于等式的三个规格对偶规则 对于任何一个逻辑函数表达式Y,如果把Y中的所有的“.”换成“+”, “+”换成“.”, “0”换成“1”, “1”换成“0”,就可以得到Y.如:若干常用公式公式:证明:公式:证明:公式:证明:公式:证明:公式:证明:若干常用公式公式:证明:公式:证明:异或交换率结合率分配率若干常用公式常量和变

12、量的异或运算:因果互换率:证明:1.2逻辑函数的化简方法1.2.1 逻辑函数的标准与或式和最简式一 标准与或表达式 (一)最小项的概念 对于n个变量,如果P是一个含有n个因子的乘积项,而且每一个变量都以原变量或反变量的形式,作为一个因子在P中出现且仅出现一次,那么就称P是这n个变量的一个最小项. n个变量一共有2 n个最小项.(二)最小项的性质 1.每一个最小项都有一组也只有一组使其值为1的对应变量取值; 2.任意两个不同的最小项之积,值衡为0; 3.变量全部最小项之和,值恒为1.ABC000000000000000000000000010000001000000000100000000100

13、0000001000000001000000000100000010(三)最小项是组成逻辑函数的基本单元例:写出函数 的标准与或式.解:例:写出函数 的标准与或式.解: (四)最小项的编号如:可简化成:Y=m3+m5+m6+m7=mi(i=3,5,6,7)=m(3,5,6,7)=(3,5,6,7)二 逻辑函数的最简表达式 共有最简与或式,最简与非-与非式,最简或与式,最简或非-或非式,最简与或非式五种.(一)最简与或式 定义:乘积项的个数最少,每个乘积项中相乘的变量个数也最少的与或表达式. 例如:(二)最简与非-与非式 定义:非号最少,每个非号下面相乘的变量个数也最少的与非-与非式. 在最简与

14、或式的基础上,两次取反,再用摩根定理去掉下面的反号,便可以得到 函数的最简与非-与非表达式. 例如: 写出函数 的最简与非表达式.(三)最简或与式 定义:括号个数最少,每个括号中相加的变量的个数也最少的或与式. 在反函数最简与或式的基础上,取反,再用摩根定理去掉反号,便可以得到 函数的最简或与表达式;或者,在反函数的最简与或表达式的基础上,也可 用反演规则,直接写出函数的最简或与式. 例如: 写出函数 的最简或与式. (四)最简或非-或非式 定义:非号个数最少,非号下面相加变量的个数也最少的或非-或非式. 在最简或与式的基础上,两次取反,再用摩根定理去掉下面的反号,所得到 便是函数的最简或非-

15、或非式. 例如: 写出函数 的最简或非-或非式.(五)最简与或非式 定义:在非号下面相加的乘积项的个数最少,每个乘积项中相乘的变量个数也 最少的与或非式. 在最简或非-或非式的基础上,用摩根定理去掉大反号下面的小反号.或者, 在反函数最简与或式的基础上,直接取反. 例如: 写出函数 的最简或非-或非式1.2.2 逻辑函数的公式化简法 在与或式的基础上,利用公式和定理,消去表达式中多余的乘积项和每个乘积 项中多余的因子,求出函数的最简与或式. (一)并项法 例: 化简函数 ,写出它的最简与或式.例: 化简函数 ,写出它的最简与或式.(二)吸收法 例如: 化简函数例如: 化简函数(三)消去法 例如

16、: 化简函数例如: 化简函数(四)配项消项法 例如: 化简函数例如: 化简函数例如: 化简函数1.2.3 逻辑函数的图形化简法 用卡诺图化简逻辑函数，求最简与或表达式的方法，叫做图形化简法。 一、逻辑变量的卡诺图 （一）二变量的卡诺图0101m0m1m2m3010102130110（二) 变量卡诺图的画法 1、变量卡诺图一般都化成正方形或矩形。对于n个变量，图中分割出的 小方块应有2n个，因为n个变量有2n个最小项，而每一个最小项，都需要一个 小方块来表示。 2、 按循环码排列变量取值顺序。ABC0001101101CDAB0001010011111010CDE10110100AB000001

17、011010110111101100三变量卡诺图四变量卡诺图五变量卡诺图（三）变量卡诺图的特点 1、用几何相邻形象的表示变量各个最小项在逻辑上的相邻性。 （1）几何相邻。包括三种情况：一是相接紧挨着；二是相对 任一行或一列的两头；三是相重对折起来后位置重叠。 （2）逻辑相邻。如果两个最小项，除了一个变量的形式不同以外，其余 的都相同，那么这两个最小项就叫做在逻辑上是相邻的。 2、随着便量个数的增多，图形迅速复杂，不利于化简。 (四）变量卡诺图中最小项合并的规律 凡是几何相邻的最小项均可合并，合并时可以削去有关变量。2n个最小项合并 时可以削去n个变量。BCBCBC000000010111101

18、110111001012615320101CD1301111000AB011110CD0001111000AB011110CD0001111000AB011110CD0001111000AB011110151511084600BCBCBC000000010111101110111001012615620101CD401111000AB011110CD0001111000AB01111001214003745407646CD1301111000AB011110CD0001111000AB011110CD0001111000AB011110CD0001111000AB011110158104009

19、1120576121315140132891110CD0001111000AB011110CD0001111000AB011110426121310140514890812二 逻辑函数卡诺图 (一) 逻辑函数卡诺图的画法 1.先画出函数变量的卡诺图; 2.然后在每一个乘积项所包含的最小项处都填上1,剩下的填0或不填,所 得到的就是函数的卡诺图.(三) 逻辑函数卡诺图画法举例.CD01111000AB011110CD0001111000AB0111100011111111110000000000100000100110CD01111000AB011110001111011111011001三 用

20、卡诺图化简函数CD000111100001111013351412101101111000AB011110000100111110101000CDY=(1,4,5,6,8,12,13,15)01111000AB011110001101101011100011CDABBC00011110010111(四) 用卡诺图求反函数的最简与或表达式 如果在函数Y的卡诺图中,合并那些使函数值为0的最小项,就可以得到反 函数的最简与或式.10001.2.4 具有约束的逻辑函数的化简一 约束的概念和约束条件 (一)约束,约束项,约束条件 1.约束:是用来说明逻辑函数中各个变量之间互相制约关系的一个重要概念.A例

21、如:三八妇女节,某单位包了一场电影,票只发给本单位工作的女同志.试分析 该逻辑问题. 单位 (A) 性别(B)电影票(C)能否进场(Y)说明非(0)男(0)无(0)否(0) 非(0)男(0)有(1)不会出现这种情况非(0)女(1)无(0)否(0)非(0)女(1)有(1)不会出现这种情况是(1)男(0)无(0)否(0)是(1)男(0)有(1)不会出现这种情况是(1)女(1)无(0)否(0)是(1)女(1)有(1)能(1) 从上表可知,A,B,C的取值只可能出现000,010,100,110,111,而不会出现001,011,101,因为电影票只发给本单位工作的女同志. A,B,C之间有一定的制约

22、关系. 由约束的变量决定的逻辑函数,叫做有约束的逻辑函数.2.约束项:不会出现的变量取值所对应的最小项叫做约束项. 由最小项的性质知道,只有对应变量取值出现时,其值才会为1.而 约束项对应的是不出现的变量取值,所以其值总为0.3.约束条件:由约束项加起来所构成的值为0的逻辑表达式,叫做约束条件. 约束条件是一个值恒为0的条件等式.(二)约束条件的表示方法1. 在真值表中,用叉号()表示.2. 在逻辑表达式中,用等于0的条件等式表示.如上表所示的逻辑函数,其约束 条件为或或或ABC000001010Y000111000101110011110001111001BCA00001(二)变量互相排斥的

23、逻辑函数的化简 在一组变量中,如果只要有一个变量取值为1,则其他变量的值就一定是0,有这种约束的变量,叫做互相排斥的变量.例: 函数Y的变量A,B,C是互相排斥的,下表是其真值表,试分别用公式法和图形法进行化简,求出Y的最简与或表达式.ABC000001010Y0110111001101110111用公式法化简:约束条件:0001111001BCA0111用图形法化简:Y=A+B+C三、 化简举例 例：化简下列函数0001111001BCA01010（1）用公式法化简（1）用图形法化简1例：具有约束的逻辑函数如真值表如下图所示，试分别求出其最简与或式和 最简或与式。B3B2B1B0000000

24、0011000011110000110011000101010101111111001111110011010101Y101101011101111000AB011110001011011101CD最简或与式为：最简与或式为：1.3 逻辑函数的表示方法及其相互之间的转换1.3.1 几种表示逻辑函数的方法 （一）真值表 （二）卡诺图 （三）逻辑表达式 （四）逻辑图 （1）逻辑图的画法 用基本和常用的逻辑符号，表示函数表达式中各个变量 之间的关系。 例：画出函数Y=AB+BC+CA的逻辑图。&AB&C1Y=1例：画出函数 的逻辑图。Y=1=1ABCD=1ABCD=1=1Y（五）波形图ABYABC0

25、000010100111001011111101.3.2几种表示方法之间的转换 例如：输出变量Y是输入变量A,B,C的函数，当A,B,C取值中有奇数个1时 Y1，否则Y0，而且输入变量取值不会出现全为零的情况。Y1101010进行化简：也可以用图形法化简：0001111001BCA0011101画逻辑图 本章小结1逻辑运算中的三种基本运算是与、或、非运算。2描述逻辑关系的函数称为逻辑函数。逻辑函数中的变量和函数值都只能取0或1两个值。3常用的逻辑函数表示方法有真值表、函数表达式 、逻辑图等，它们之间可以任意地相互转换。4.逻辑函数的化简。第二章 门电路 2.1 半导体二极管和MOS管的开关特性

26、 2.3 CMOS集成电路 2.4 TTL集成门电路 2.2 分立元件门电路 基本要求1、了解分立元件与、或、非、或非、与非门的电路组成、 工作原理、逻辑功能及其描述方法；2、掌握逻辑约定及逻辑符号的意义；3、熟练掌握TTL与非门典型电路的分析方法、电压传输特性、输入特性、输入负载特性、输出特性；了解噪声容限、TTL与非门性能的改进方法；4、掌握OC门、三态门的工作原理和使用方法，正确理解OC门负载电阻的计算及线与、线或的概念；5、掌握CMOS反相器、与非门、或非门、三态门的逻辑功能分析，CMOS反相器的电压及电流传输特性；6、熟练掌握CMOS传输门及双向模拟开关。2.1半导体二极管、三极管和

27、MOS管的开关特性概述一 门电路 实现基本逻辑运算的电子电路,简称为逻辑门电路.如与门, 或门,非门(反相器),与非门,或非门,与或非门,异或门.二 逻辑变量与两状态开关 在二值逻辑中,变量取值是1和0.在数字电路中,分别对应电子 开关的两种状态. 半导体二极管,三极管和MOS管,是构成这种 电子开关的基本单元.三. 高,低电平与正负逻辑0.8V0V2.4V5VUHUL高电平和低电平是两种状态,是两个截然不同的电压范围.正逻辑:1为高电平,0为低电平.负逻辑:1为低电平,0为高电平.在后面各章中,若无特殊说明,使用的都是正逻辑.四. 分立元件门电路和集成门电路 分立元件门电路:用分立的元器件和

28、导线连接起来的门电路. 集成门电路:把构成门电路的元器件和导线,都制作在一块半导体芯片上, 再封装起来. 五. 数字电路的集成度 集成度: 一块芯片中含有的等效逻辑门的个数,或元器件的个数.小规模集成电路SSI10门/片或 100元器件/片中规模集成电路MSI1099门/片或 100999元器件/片大规模集成电路LSI1009 999门/片或 1 00099 999元器件/片超大规模集成电路VLSI10 000门/片或 100 000元器件/片 2.1.1理想开关的开关特性一、静态特性（一）断开时，无论UAK在多大范围内变化，其等效电阻为无穷大，通过的电流为0。（二）闭合时，无论流过的电流在多

29、大范围内变化，其等效电阻为0，电压为0。二、动态特性（一）开通时间为0；（二）关断时间为0。ASK2.1.2 半导体二极管的开关特性一、静态特性（一）半导体二极管的结构示意图、符号和伏安特性1、结构示意图和符号2 伏安特性 反映加在二极管两端的电压UD流过其中的电流ID之间的关系曲线就是伏安特性曲线.简称伏安特性.（二）半导体二极管的开关作用1.开关应用举例PN结电容由势垒电容Cb和扩散电容Cd组成。 势垒电容Cb是由空间电荷区引起的。空间电荷区内有不能移动的正负离子，各具有一定的电量。当外加反向电压变大时，空间电荷区变宽，存储的电荷量增加；当外加反向电压变小时，空间电荷区变窄，存储的电荷量减

30、小，这样就形成了电容效应。垫垒电容大小随外加电压改变而变化.扩散电容Cd是载流子在扩散过程中的积累而引起的。PN结加正向电压时，N区的电子向P区扩散，在P区形成一定的电子浓度(Np)分布，PN结边缘处浓度大，离结远的地方浓度小。综上可知，势垒电容和扩散电容是同时存在的。 PN结正偏时，扩散电容远大于势垒电容；PN结反偏时，扩散电容远小于势垒电容。二.动态特性二极管的结电容Cj（二）二极管的开关时间1.简单二极管开关电路及u1和iD的波形2.1.3 半导体三极管的开关特性1.结构示意图和符号2.输入特性2.1.4 MOS管的开关特性一、静态特性（一）结构示意图、符号、漏极特性和转移特性1.结构示

31、意图和符号4.P沟道增强型MOS管二.动态特性2.2分立元器件门电路 由分立的半导体二极管,三极管和MOS管以及电阻等元件组成的门电路,叫做分立元件门电路.2.2.1 二极管与门和或门(一)二极管与门电路+10V A B L 0 0 1 1 0 0 1 1 0 0 0 1 UA/V UB/V L/V 0 0 3 3 0 0 3 30.7 0.7 0.7 3.7与门的电压关系表与门的真值表(二)二极管或门电路 A B L 0 0 1 1 0 0 1 1 0 1 1 1 UA/V UB/V L/V 0 0 3 3 0 0 3 3-0.7 2.32.3 2.3-VSS-10V或门的电压关系表或门的真

32、值表2.2.3 三极管非门电路(一)半导体三极管非门0.3V(二)MOS三极管非门MOS管非门的电压关系表非门的真值表2.3 CMOS集成门电路2.3.1 CMOS反相器(a)(b)(c)(三)输入端保护电路 MOS耐压小,为了防止击穿,要加输入端保护电路. 在正常工作时,由于UA的范围为0VVDD,所以保护二极管处于截止状态.当输入端电压出现高于VDD+uDF或低于-uDF时,相应的保护二极管就会导通,从而把TN,TP栅极电位限制在-uDF(VDD+uDF)范围内,不会发生SiO2介质击穿现象.二 静态特性(一) 输入特性反映iI=f(uI)的曲线,叫做输入伏安特性,简称为输入特性. (二)

33、输出特性反映uo=f(io)的曲线,叫做输出伏安特性,简称为输出特性.(三)传输特性反映uo=f(uI)的曲线,叫做电压传输特性.反映iD=f(uI)的曲线,叫做电流传输特性.三 动态特性(一)传输延迟时间(二)输出端状态转换时间2.3.2 CMOS与非门,或非门,与门和或门一 CMOS与非门二 CMOS或非门三 CMOS与门和或门四 带缓冲的门电路2.3.3 CMOS与或非门二 CMOS异或门2.3.4 CMOS传输门,三态门和漏极开路门一 CMOS传输门二 CMOS 三态门三 CMOS漏极开路门(OD门)2.4 TTL集成门电路2.4.1 TTL反相器一 电路组成及其工作原理 本章小结1最

34、简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的基础。2目前普遍使用的数字集成电路主要有两大类，一类由NPN型三极管组成，简称TTL集成电路；另一类由MOSFET构成，简称MOS集成电路。3TTL集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在TTL系列中，除了有实现各种基本逻辑功能的门电路以外，还有集电极开路门和三态门。4MOS集成电路常用的是两种结构。一种是NMOS门电路，另一类是CMOS门电路。与TTL门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与TTL接近，已成为数字集成电

35、路的发展方向。5为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。第三章 组合逻辑电路3.1.组合逻辑电路的基本分析方法和设计方法3.2.加法器和数值比较器3.3.编码器和译码器3.4.数据选择器和分配器3.5.用中规模集成电路实现组合逻辑函数3.6.只读存储器3.7.组合逻辑中的竞争冒险三、几种常用的编码器1、8421码2、余3码3、2421码概述第 4 章 触发器(integrated Flip - Flop) 触发器的基本形式 时钟触发器的功能分类及转换触发器逻辑功能表示方法及

36、转换主要要求：了解触发器的基本特性和作用。了解触发器的类型和逻辑功能的描述方法。4.1 概述一、触发器的基本特性和作用 Flip - Flop，简写为 FF，又称双稳态触发器。基本特性 (1)有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换 (称为状态的翻转)。输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。 一个触发器可存储 1 位二进制数码触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于

37、该时刻的输入，与电路原来状态无关。触发器和门电路是构成数字电路的基本单元。二、触发器的类型 根据逻辑功能不同分为 RS 触发器 D 触发器 JK 触发器 T 触发器 T 触发器 根据触发方式不同分为 电平触发器 边沿触发器 主从触发器 根据电路结构不同分为 基本 RS 触发器 同步触发器 主从触发器 边沿触发器 三、触发器逻辑功能的描述方法 主要有特性表、特性方程、状态转换图和波形图 (又称时序图)等。主要要求：掌握与非门结构基本 RS 触发器的电路、逻辑功能和工作特点。 了解同步触发器的结构、工作特点和存在问题。4.2 触发器的基本形式 掌握触发器的 0 态、1 态、置 0、置 1、触发方式

38、、现态、次态和空翻等概念。了解触发器逻辑功能的描述方法。 掌握基本触发器、同步触发器、主从触发器、边沿触发器的逻辑功能及其特性方程。 一、基本 RS 触发器 (一)由与非门组成的基本 RS 触发器 1. 电路结构及逻辑符号QQSDRDG1G2QQSDRDSRSDRDQQQ = 1，Q = 0 时，称为触发器的 1 状态，记为 Q = 1；Q = 0，Q = 1 时，称为触发器的 0 状态，记为 Q = 0。 RDSD置0端，也称复位端。 R 即 Reset 置1端，也称置位端。 S 即 Set Basic Flip - Flop 信号输入端互补输出端，正常工作时，它们的输出状态相反。 低电平有

39、效 QQSDRDG1G211011000SDRD 功 能 说 明输 入QQ输 出2. 工作原理及逻辑功能 0111 10触发器被置 0 触发器置 0102. 工作原理及逻辑功能 QQSDRDG1G211011000SDRD功 能 说 明输 入QQ输 出1001 11触发器被置 1 触发器置 010 触发器置 1012. 工作原理及逻辑功能 QQSDRDG1G211011000SDRD 功 能 说 明输 入QQ输 出11 触发器置 010 触发器置 101 触发器保持原状态不变不 变&G1 门输出G2 门输出2. 工作原理及逻辑功能 QQSDRDG1G2 输出状态 (禁用)1 11011000S

40、DRD功 能 说 明输 入QQ输 出 触发器置 010 触发器置 101 触发器保持原状态不变不 变003. 逻辑功能的特性表描述 次态 现态 指触发器在输入信号变化前的状态，用 Qn 表示。 指触发器在输入信号变化后的状态，用 Qn+1 表示。 触发器次态与输入信号和电路原有状态之间关系的真值表。00001用触发器状态不允许0不1010100触发器置 000101101触发器置 1111110011触发器保持原状态不变说 明Qn+1QnSDRD基本 RS 触发器特性表的简化表示Qn11101010不定00Qn+1SDRD与非门组成的基本 RS 触发器特性表 置 0 端 RD 和置 1 端 S

41、D 低电平有效。禁用 RD = SD = 1。RS=0为约束条件 注意(二)基本 RS 触发器的两种形式特性表Qn11101010不用00Qn+1SDRD不用11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置 0、置1 信号低电平有效置 0、置1 信号高电平有效注意弄清输入信号是低电平有效还是高电平有效。(三)基本 RS 触发器的优缺点 优点缺点电路简单，是构成各种触发器的基础。 1. 输出受输入信号直接控制，不能定时控制。 2. 有约束条件。 二、同步触发器 Synchronous Flip - Flop 实际工作中，触发器的工作状态不仅要由触发输入信号决定，

42、而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP。 CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。 具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。 同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。 QQG1G2SRG3G4CPQ3Q4(一)同步 RS 触发器 工作原理 CP = 0 时，G3、G4被封锁，输入信号 R、S不起作用。基本 RS 触发器的输入均为 1，触发器状态保持不变。 CP = 1 时，G3、G4解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。 0111SR1. 电路结构与工作原理 基本 RS

43、 触发器 增加了由时钟 CP 控制的门 G3、G4 QQ1SC11RSCPR 不用110011 10Qn00Qn+1SRRS功能 R、S 信号高电平有效 3. 同步 RS 触发器的特性表与特性方程 000010101010101101011000111101Qn+1QnSR特性表同步RS触发器Qn+1的卡诺图RSQn0100 0111 10 1 1 1 特性方程RS = 0(约束条件)RS 触发器功能也可用特性表与特性方程来描述。特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。 (二)同步 D 触发器 1. 电路结构、逻辑符号和逻辑功能 DQQ1S1RC1CPQQ1DDC1CPC

44、PDQn+1说明10101置0置10Qn不变同步 D 触发器功能表 称为 D 功能特点：Qn+1 跟随 D 信号解：例 试对应输入波形画出下图中 Q 端波形(设触发器 初始状态为 0)。QQ1DDC1CPDCPQCP = 1，同步 D 触发器次态跟随 D 信号 同步触发器在 CP = 1 期间能发生多次（两次以上）翻转，这种现象称为空翻。CMOS集成同步D触发器同步触发器的特点 同步触发器的触发方式为电平触发式 同步触发器的共同缺点是存在空翻 触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。 空翻可导致电路工作失控。指时钟脉冲信号控制触发器工作的方式

45、CP = 1 期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。 主要要求： 了解无空翻触发器的类型，掌握其工作特点。能根据触发器符号识别其逻辑功能和触发方式，并进行波形分析。4.3 无空翻触发器 Master - Slave Flip - Flop Edge - Triggered Flip - Flop 一、无空翻触发器的类型和工作特点 工作特点：CP = 1 期间，主触发器接收输入信号；CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。 这种触发方式称为主从触发式。工作特点：只能在

46、 CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发式。无空翻触发器主从触发器 边沿触发器 主从触发器和边沿触发器有何异同？只能在 CP 边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。相同处电路结构和工作原理不同，因此电路功能不同。主从 JK 触发器会出现一次性变化现象；而边沿触发器没有这种现象，其功能较完善，因此应用更广。相异处 Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。主从 RS 触发器电路、符号和工作原理QQ1SSC

47、1CP1RR表示时钟触发沿为下降沿 从触发器 主触发器 Q = Q从 综上所述，主从触发器状态只能在 CP 时刻发生翻转，其它时刻则保持不变.至于状态如何翻转， 则由 CP 之前最后的 输入信号 值决定。 Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1主从 RS 触发器工作原理 CP = 1 期间，主触发器接受输入信号，从触发器被封锁，使主从 RS 触发器状态保持不变。 CP 到达时，CP = 0，CP = 1。主触发器被封锁，并保持 CP 到达之前的状态不变。这时从触发器工作， S从= Q主，R从 = Q主，因此 Q主 = 0 时， Q从置 0；Q主 = 1时，Q从置 1，

48、即 Q从= Q主，从触发器翻转到与主触发器相同的状态。1工作封锁0工作封锁10 CP = 0 期间，主触发器被封锁，保持CP 到达之前的状态不变， Q从 = Q主， 因此，主从 RS 触发器状态保持不变。Q = Q从特性方程RS = 0(约束条件)主从JK触发器的电路组成主从RS触发器使用时仍有约束项条件RS=0,因此，又设计出主从JK触发器。：带有异步端的主从JK触发器的逻辑符号主从JK触发器的缺点：存在一次变化现象。 边沿触发器QQC1CP1DDCP 触发的边沿 D 触发器 C1QQC1CPD具有异步端的边沿 D 触发器 1DSSDRRDRRDSSD执行 Qn+1 = D1111在 CP

49、时刻0011Qn111保持不变Qn011禁 用不用00异步置 1101异步置 0010说 明Qn+1DCPSDRD异步端低电平有效的上升沿触发式 D 触发器功能表集成边沿D触发器TTL边沿D触发器7474边沿JK触发器QQ1JJCP1KKC1CP 触发的边沿 JK 触发器 C1QQ1JJCP1KKC1CP 触发的边沿 JK 触发器 C1具有异步端的边沿 JK 触发器 QQ1JJCP1KKRSC1RDSDQQ1JJCP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDRRDSSDSSDQn11001010001000在 CP时刻执行 JK 功能Qn0000Qn100保持不变Qn000禁

50、用不定 11置 1110置 0001说 明Qn+1KJCPSDRD异步端高电平有效的上升沿触发式 JK 触发器功能表注意(1) 弄清时钟触发沿是上升沿还是下降沿？(2)弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？(4) 边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。(3) 异步端不受时钟 CP 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。Q1Q1CPDC11D(a)(b)SC1R1DCPQ2Q2三

51、、边沿触发器工作波形分析举例 解：例设触发器初态为 0，试对应输入波形画出 Q1、Q2 的波形。DCPQ1Q2D 触发器特性方程为 Qn+1 = D功能是翻转因此C110触发器初态为 0C1该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。 JCPKT解：例设触发器初态为 1，试对应输入波形画出 Q1、Q2 的波形。触发器初态为 1Q1Q1CPJC11J(a)(b)SC1R1KCPQ2Q2K1K1JTVCCC111001001SVCCRC1CP1JT1K1010CP 之前 J、K最后取值为 1CP 之前 J、K最后取值为 0Q1Q2主要要求：掌握常

52、用触发器的工作特点、符号、逻辑功能和特性方程，会画工作波形。 4.4 触发器的应用 理解触发器及其简单应用电路的分析方法。了解触发器各种逻辑功能间的转换方法。 一、触发器的五种逻辑功能及其转换 (一)触发器五种逻辑功能的比较无约束，但功能少无约束，且功能强令 J = K = T即可令J = K = 1即可 D 功能1 0Qn+110DQn+1 = D T 功能 QnQnQn+110T RS 功能不定01 QnQn+111011000SRQn+1 = S + RQnRS = 0(约束条件) JK 功能 Qn10 QnQn+111011000KJQn+1 = JQn + KQnT功能(计数功能) 只有 CP 输入端，无数据输入端。来一个CP翻转一次Qn+1 = Qn(二)不同逻辑功能间的相互转换1. JK D2. JK T、T因此，令