数字电子技术6

1、第六章 时序逻辑电路济南大学电工电子教研中心 薛必翠 制作 2011年01月1第六章 时序逻辑电路6.1 概述6.2 时序逻辑电路的分析方法 6.4 时序逻辑电路的设计方法 6.3 若干常用的时序逻辑电路2熟练掌握时序逻辑电路的分析与设计方法。熟练掌握同步、异步的二、十进制计数器的工作原理及N进制计数器的设计方法。本章要点掌握单、双向移位寄存器的原理36.1 概述在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。全加器 ： 相加。存储电路 ：负责记下每次 相加后的进位结果。串行加法器电路4 时序电路必然 具有记忆功能，因

2、而组成时序电路的基本单元是触发器。组合逻辑电路存储电路.输出方程：描述方程组状态方程：驱动方程：结构框图5米里型：输出信号不仅取决于存储电路的状态， 而且还取决于输入变量。 摩尔型：输出信号仅仅取决于存储电路的状态。同步时序电路：触发器状态的变化同时发生。异步时序电路：触发器状态的变化不是同时发生。分类:(1)按动作特点分:(2)按输出信号特点分：状态机：时序电路工作时在电路的有限个状态间按一定规律转换，所以又称状态机（SM)。66.2 时序逻辑电路的分析方法6.2.1 分析同步时序逻辑电路的一般步骤从给定的逻辑图中，写出每个触发器的驱动方程。 试分析图6.2.1时序逻辑电路的逻辑功能，写出它

3、的 驱动方程，状态方程和输出方程。 和 是 三个主从结构的TTL触发器，下降沿动作，输入端 悬空时和逻辑1状态等效。 将驱动方程代入触发器的特性方程，得到状态方程组。根据逻辑图写出电路的输出方程。例6.2.1时序电路逻辑功能7驱动方程： 解： &状态方程：输出方程：8 输入变量及电路的初态代入状态和输出方程得到电路次态和输出值.试列出图6.2.1电路的状态转换表.解：设电路的初态为 ，则6.2.2 时序逻辑电路的状态转换表、状态转换图和时序图一、状态转换表例 6.2.2900001111001100110101010100011100011001001010100000000011电路的状态转

4、换表01234567010000111010001100101001010100100000001010CLK的顺序电路状态转换表的另一种形式 检查一下得到的状态转换表是否包含了电路所有可能出现的状态。结果发现缺少 ，将此状态带入状态和输出方程得次态，并补充到表中。七进制加法计数器，能自启动56710二、状态转换图 001010000011110111101100/0/0/0/0/0/0/1/111/Y000001111110101100010011/0/0/0/0/0/0/1/1电路的状态转换图三、时序图12 分析图6.2.3时序逻辑电路的逻辑功能，写出电路的驱动方程,状态方程和输出方程,画

5、出电路的状态转换图。 例6.2.3图6.2.3 例6.2.3的时序逻辑电路=1=113状态方程：输出方程：驱动方程：解：=1=114状态转换表状态转换图四进制加/减法计数器 0001/011/101 0110/000/0 1100/110/0 1011/001/015例Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1. 写出控制端的逻辑表达式：J2 = Q1 Q0 ， K2 1 J1 = K1 1 J0 = Q2 ， K0 1 6.2.3 异步时序逻辑电路的分析方法162. 列写状态转换表，分析其状态转换过程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP 1 0

6、0 0 0 1 1 1 1 1 0 0 1 2 0 0 1 0 1 1 1 1 1 0 1 0 3 0 1 0 0 1 1 1 1 1 0 1 14 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 1 1 1 0 1 0 0 0CP Q2 Q1 Q0 J2 = K2 = J1 = K1 = J0 = K0 = Q2 Q1 Q0 Q1Q0 1 1 1 原状态 控 制 端 次状态, 1Q217Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP 结论：（1）电路计数循环由000到100，所为五进 制加法计数器。（2）各触发器间CP不一致，所以为异步计数。3. 还可以用波

7、形图显示状态转换表( 略 )186.3 若干常用的逻辑电路触发器：存储控制电路：信号的接受和清除6.3.1 寄存器和移位寄存器 寄存器是计算机的主要部件之一，用来暂时存放数据或指令(一组二值代码)。 一个触发器能储存一位二值代码,用N个触发器能储存N位的二值代码。构成:19一、数码寄存器74LS75的逻辑图74LS175的逻辑图20二、移位寄存器 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)21 根据移位数据的输入输出方式，又可将

8、它分为串行输入串行输出、串行输入并行输出、并行输入串行输出和并行输入并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入并出并入串出并入并出22D0 DSRD2 Q1D1 Q0D3 Q2 “DSR”即需右移的输入数据数据由Q3串行输出Q0Q1Q2Q3CrQD0QQ0D1QD2QD3移位脉冲CP串行输出Q2Q1Q3串行输入DSR10111.四位串入 - 串(并）出的右移寄存器：23移位脉冲顺序串行输入数据Q0Q1Q2Q3串行输出00000001110000211100030011004110111500101160001007000011800000

9、0状态转换表24寄存器的时序图D0 DSRD2 Q1D1 Q0D3 Q2252、四位双向移位寄存器（74LS194A） 26右移串行输入左移串行输入并行输入工作方式控制并行输出VCCQ0Q1Q2Q3S1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARD0D1D2DIRDILCLRGND74LS194AD327011110 00 11 01 1直接清零保 持右移(从Q0向右移动)左移(从Q3向左移动)并入 CLRCPS1 S0功 能VCCQ0Q1Q2Q3S1S0CP16151413121110913456782QAQBQCQDCPS1S0CLR

10、LDCBARD0D1D2DIRDILCLRGND74LS194AD328 用两片74LS194A组成八位双向移位寄存器： 例：并行数据输出并行数据输入右移串行输入左移串行输入控制端2974LS19474LS194742837428374LS19474LS194输出低位输出高位例6.3.1 : 分析下图电路的逻辑功能8位右移寄存器8位右移寄存器8位并行加法器N右移1位M右移3位逻辑功能为：30 6.3.2 计数器1. 计数器的功能 记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。2. 计数器的分类同步计数器：当时钟脉冲输入时各触发 器的翻转是同时发生的。异步计数器：当时钟脉冲

11、输入时各触发 器的翻转不是同时发生的。按动作情况分31加法计数器减法计数器可逆计数器。数字增减分类二进制计数器二十进制计数器等数字的编码方式计数容量十进制计数器十二进制计数器六十进制计数器等等32一、同步计数器 在同步计数器中，各个触发器都受同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为 “ 同步计数器 ”。 第i 位触发器输入端的函数式：1、同步二进制计数器若第i 位以下各位皆为1（0），则最低位再计入1时第i 位应该翻转，最低位则来一脉冲翻转一次。最低位触发器的输入函数：（1）用T触发器组成的同步二进制加法计数器。33用T触发器构成的4位同步二进制加法计数器驱动

12、方程状态方程输出方程计数脉冲340 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16000000001111111100000111100001111000110011001100110010101010101010100 1 2 3 4 5 6 7 8 9 101112131415000000000000000010计数顺序 等效 十进制数进位输出 电 路 状 态 状态转换表根据状态方程和输出方程可得到状态转换表。141516354位同步二进制加法计数器的状态转换图01000011010101101111111011011100101110101001100000

13、10000100000111361/2分频1/4分频1/8分频1/16分频时序图37 二 进制计数器 74161:四位同步二进制加法计数器CQ3Q2Q1Q0D0D1D2D338异步清零同步置数同步4位二进制加法计数器74LS161的功能表39（2）用T触发器组成的同步二进制减法计数器 第i 位触发器输入端的函数最低位触发器的输入函数40 二 进制计数器 74LS191（单时钟方式）四位同步二进制加/减法计数器异步清零 异步置数4142 二 进制计数器 74LS193（双时钟方式）异步置数 异步置零43基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。

14、2、同步十进制计数器加法计数器110000保持1翻转计数脉冲440 1 2 3 4 5 6 7 8 9 10 0 1 2 0 1 2 0 1 2000000001101101101100000111100000111111000110011000111000111010101010100100100100 1 2 3 4 5 6 7 8 9 0 10 11 6 12 13 4 14 15 200000000010010010010计数顺序等效十进制数输 出电 路 状 态同步十进制计数器的状态转换表45能自启动0000001000010101010000111110111111001101101

15、010111000100101110110状态转换图46异步置零、同步置数 十进制计数器 7416047 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。减法计数器0000000保持48能自启动49 加法原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转二. 异步计数器的分析1. 二进制计数器下降沿动作的异步二进制加法计数器50 减法原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转下降沿动作的异步二进制减法计数器51 在4位二进制异步加法计数器上修改而成，要跳过1010 -1111这六个状态12345678910J=0J

16、=1J=0J=K=1J=1J=02. 十进制计数器优点：电路简单、可靠缺点：速度慢 存在竞争-冒险异步计数器的优缺点：52 二 - 五 - 十进制计数器 74LS290 74LS290 内部含有两个独立的 计数电路：一个是模 2 计数器(CP1为其时钟，QA为其输出端)，另一个是模 5 计数器(CP2为其时钟，QDQCQB为其输出端)。 外部时钟CP是先送到CP1还 是先送到CP2，在QDQCQBQA这四个输出端会形成不同的码制。(1) 74LS290的介绍5374LS 290电路图 置9输入端置0输入端54R 0(1) R 0(2) S 9(1) S 9(2) QD QC QB QA X X

17、 1 1 1 0 0 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态74LS 290功能表归纳： 1. 74LS290在“计数状态”或“清零状态”时，均要求S 9(1)和S 9(2)中至少一个必须为“0”。 2. 只有在R 0(1)和R 0(2)同时为 “1”时，才能进入“清零状态”。 55 连接方法1CPACPCPBQBQDQCQA25QD QC QB 0 0 00 0 10 1 00 1 11 0 0QD QC QB CPB QA 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0

18、 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 结论：上述连接方式形成 8421 码。QD QC QB CPB QA 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 0 0 0 0 0 十进 制数56 连接方法2QA2CPACPCPBQBQDQC5QD QC QB 0 0 00 0 10 1 00 1 11 0 0结论：上述连接方式形成 5421 码。 0 0 0 0 QA QD Q

19、C QB CPA 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 QA QD QC QB CPA 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 1 0 0 0 5 1 0 0 1 6 1 0 1 0 7 1 0 1 1 8 1 1 0 0 9 0 0 0 0 0 十进 制数57部分常用集成计数器 58 利用SM 状态产生一个复位脉冲 将计数器置成S0状态。(1) MN* M=N1N2串行进位方式：低片C作为高片时钟并行进位方式：低

20、片C作为高片使能* MN1N2整体置零法：计数为M时译出置零 信号RD=0整体置数法：选定某一状态译出 置数信号LD=066例：用74160接成一百进制并行进位法串行进位法进位输出计数输入74160 (1)74160 (1)1计数输入74160 (1)进位输出74160 (2)在N1、N2 不等于N 时，可以先将两个N 进制计数器，分别接成 N1 进制计数器和 N2 进制计数器，然后再以并行进位方式将它们连接起来。67例：用74160接成二十九进制整体置零（异步）1 0 0 1 0 1 0 0 整体置数（同步）0 0 0 1 0 1 0 00 0 0 0 0 0 0 0并行进位从状态29译出异

21、步置零信号。从状态28译出同步置数信号。68 计数器的设计方法很多，可分为两类：一是根据要求用触发器( Flop-Flip)构成，再就是利用具有特定功能的中规模集成组件适当连接而成。利用触发器设计计数电路举例说明其设计步骤： 数字控制装置中常用的步进电动机有 A、B、C 三个绕组。电动机运行时要求三个绕组循环通电，其顺序为：试设计一个电路实现之。A AB B BC C CA A计数器的设计 6.4 同步时序逻辑电路的设计方法69设计步骤如下： (1) 根据任务要求，确定计数器的模数和所需的触发器个数。 这个任务所需计数器的模数为 6 （A、AB、B、BC、C、CA），触发器的个数为 3 。 (2) 确定触发器的类型。 最常用的触发器有 D触发器和JK触发器，本任务中选用JK触发器。70001011010110100101以QCQBQA 为序排列：(3) 列写状态转换表或转换图。 用三个触发器的输出端QA、QB、QC分别控制电动机的三个绕组A、B、C，并以“1”表示通电，“0”表示不通电。A AB B BC C CA A71(4)列写电路的状态方程并化简。001011010110100101100 001101110010011 QBQ