半导体二极管和三极管的开关特性课件

1、获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑0、1： 电路中用高、低电平来表示。2.1 半导体二极管和三极管的开关特性1、二极管的开关特性逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。二极管符号：正极负极uD 8/5/20221第1页，共39页。ui0V时，二极管截止，如同开关断开，uo0V。ui5V时，二极管导通，如同0.7V的电压源，uo4.3V。ui0.5V时，二极管导通。8/5/20222第2页，共39页。2、三极管的开关特性8/5/20223第3页，共

2、39页。RbRc+VCCbce截止状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V饱和区截止区放大区8/5/20224第4页，共39页。ui=0.3V时，因为uBE0.5V，iB=0，三极管工作在截止状态，ic=0。因为ic=0，所以输出电压：ui=1V时，基极电流：因为0iBIBS，三极管工作在饱和状态。输出电压：uouCES0.3V例：8/5/20225第5页，共39页。转移特性曲线输出特性曲线uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止状态uiUTuo03、场效应管的开关特性8/5/20226第

3、6页，共39页。2.2 分立元件门电路Y=AB1、二极管与门&8/5/20227第7页，共39页。2、二极管或门Y=A+B8/5/20228第8页，共39页。3、三极管非门uA0V时，三极管截止，iB0，iC0，输出电压uYVCC5VuA5V时，三极管导通。基极电流为：iBIBS，三极管工作在饱和状态。输出电压uYUCES0.3V。三极管临界饱和时的基极电流为：8/5/20229第9页，共39页。当uA0V时，由于uGSuA0V，小于开启电压UT，所以MOS管截止。输出电压为uYVDD10V。当uA10V时，由于uGSuA10V，大于开启电压UT，所以MOS管导通，且工作在可变电阻区，导通电阻

4、很小，只有几百欧姆。输出电压为uY0V。8/5/202210第10页，共39页。2.3 TTL集成门电路一、TTL与非门工作原理倒置状态8/5/202211第11页，共39页。0.3V1.0V3.6VT2，T5截止1. 有一个输入端输入低电平T4 ， D3导通8/5/202212第12页，共39页。2.1V3.6V3.6VT2饱和,T5深度饱和0.7V1.0VT3，T4截止0.3V2. 两个输入端都输入高电平8/5/202213第13页，共39页。功能表真值表逻辑表达式输入有低，输出为高；输入全高，输出为低。8/5/202214第14页，共39页。74LS00内含4个2输入与非门，74LS20

5、内含2个4输入与非门。8/5/202215第15页，共39页。TTL非门、或非门A=0时，T2、T5截止，T3、T4导通，Y=1。A=1时，T2、T5导通，T3、T4截止，Y=0。TTL非门只有一个输入端8/5/202216第16页，共39页。TTL或非门8/5/202217第17页，共39页。二、TTL电路的特性和参数抗干扰能力 (1)输出高电平值VOH 典型值：3.6V VOH(min) =2.4V(2)输出低电平值VOL 典型值：0.3V VOL(max) =0.4V8/5/202218第18页，共39页。(3)输入高电平值VIH VIH(min)=VON=2.0V 保证输出为低电平的最

6、小输入高电平 (4)输入低电平值VIL VIL(max)=VOFF =0.8V 保证输出为高电平的最大输入低电平vIvO03.6V0.3V2.4V0.4VVOFFVON(5)噪声容限 VNH= VOH(min) VON VNL= VOFF VOL(max)8/5/202219第19页，共39页。2. 带负载能力(1)输入低电平电流IIL 典型值1.6mA(2)输入高电平电流IIH 典型值40uA8/5/202220第20页，共39页。(3)输出低电平电流IOL带灌电流负载能力： 典型值16mAT4截止T5饱和IOL=IC58/5/202221第21页，共39页。(4)输出高电平电流IOH带拉电

7、流负载能力： 典型值0.4mAIOH=IE48/5/202222第22页，共39页。(5)扇出系数NO 门电路能够驱动同类门电路的个数3.平均传输延迟时间tPdtPHL输出由高电平变为低电平的时间tPLH输出由低电平变为高电平的时间tPd=(tPHL+ tPLH)/28/5/202223第23页，共39页。TTL系列集成电路74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基础上改

8、进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。8/5/202224第24页，共39页。三、OC （集电极开路）门及TSL（三态）门Y1 =1,Y2=0 流过T4,T5的电流很大“线与”线与：实行两个输出Y1,Y2相与A2B2Y2+5VT1T2D3T4T5R1R2R3R44k1.6k130W1kA1B1Y1+5VT1T2D3T4T5R1R2R3R44k1.6k130W1k

9、Y8/5/202225第25页，共39页。为解决一般TTL与非门不能线与而设计的，VCC、R决定电流。OC（集电极开路）门8/5/202226第26页，共39页。TSL （三态）门E0时，二极管D导通，T1、T3基极均被钳制在低电平，因而T2、T5均截止，输出端开路，电路处于高阻状态。结论：电路的输出有高阻态、高电平和低电平三种状态。E1时，二极管D截止，输出取决于输入A的状态， 输出与输入的逻辑关系和一般反相器相同:8/5/202227第27页，共39页。TSL（三态）门的应用：构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个TSL门处于工作状态，而其余TSL门均处于高阻状态，

10、这样总线就会轮流接受各TSL门的输出。作多路开关：E=0时，门G1使能，G2禁止，Y=A；E=1时，门G2使能，G1禁止，Y=B。信号双向传输：E=0时信号向右传送，B=A；E=1时信号向左传送，A=B 。8/5/202228第28页，共39页。2.4 CMOS集成门电路1、CMOS非门（1）uA0V时，TN截止，TP导通。输出电压uYVDD10V。（2）uA10V时，TN导通，TP截止。输出电压uY0V。8/5/202229第29页，共39页。2、CMOS与非门、或非门、与门、或门、与或非门和异或门CMOS与非门A、B当中有一个或全为低电平时，TN1、TN2中有一个或全部截止，TP1、TP2

11、中有一个或全部导通，输出Y为高电平。只有当输入A、B全为高电平时，TN1和TN2才会都导通，TP1和TP2才会都截止，输出Y才会为低电平。8/5/202230第30页，共39页。CMOS或非门只要输入A、B当中有一个或全为高电平，TP1、TP2中有一个或全部截止，TN1、TN2中有一个或全部导通，输出Y为低电平。只有当A、B全为低电平时，TP1和TP2才会都导通，TN1和TN2才会都截止，输出Y才会为高电平。8/5/202231第31页，共39页。门与Y=AB=AB或门Y=A+B=A+BCMOS与或非门8/5/202232第32页，共39页。CMOS异或门3、CMOS OD门、TSL门及传输门

12、CMOS OD门8/5/202233第33页，共39页。CMOS TSL门E=1时，TP2、TN2均截止，Y与地和电源都断开了，输出端呈现为高阻态。E=0时，TP2、TN2均导通，TP1、TN1构成反相器。可见电路的输出有高阻态、高电平和低电平3种状态，是一种三态门。8/5/202234第34页，共39页。CMOS 传输门C0、 ，即C端为低电平（0V）、 端为高电平（VDD）时， TN和TP都不具备开启条件而截止，输入和输出之间相当于开关断开一样。C1、 ，即C端为高电平（VDD）、 端为低电平（0V）时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通一样，uoui。8/5/202

13、235第35页，共39页。4、CMOS数字电路的特点及使用时的注意事项（1）CMOS电路的工作速度比TTL电路的低。（2）CMOS带负载的能力比TTL电路强。（3）CMOS电路的电源电压允许范围较大，约在318V，抗干扰能力比TTL电路强。（4）CMOS电路的功耗比TTL电路小得多。门电路的功耗只有几个W，中规模集成电路的功耗也不会超过100W。（5）CMOS集成电路的集成度比TTL电路高。（6）CMOS电路适合于特殊环境下工作。（7）CMOS电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOS电路多余不用的输入端不能悬空，应根据需要接地或接高电平。C

14、MOS数字电路的特点8/5/202236第36页，共39页。使用集成电路时的注意事项（1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。（2）数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。（3）TTL电路和CMOS电路之间一般不能直接连接，而需利用接口电路进行电平转换或电流变换才可进行连接，使前级器件的输出电平及电流满足后级器件对输入电平及电流的要求，并不得对器件造成损害。8/5/202237第37页，共39页。利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具