信息学院计算机结构与逻辑设计教学课件(时序逻辑电路)

1、计算机结构与逻辑设计 强化班04级（第七次课）第1页，共44页。第2页，共44页。画出下面触发器的输出波形S1D C1RQSRDCPQ第3页，共44页。SRDCPQ先按基本触发器的方法对S 、R作图置1置0再在保持区域内按D触发器的方法画波形保持保持保持保持第4页，共44页。错误情况对S、R功能不清楚，有的弄反了；对时钟触发特性不清楚,状态随D信号变化 每个时钟周期一个状态有的将时钟的触发边沿弄反了；最多的错误是在S、R 作用以后，时钟作用沿到来之前的状态画得不对；在S=R=0（保持）期间，没有时钟信号的有效边沿作用，状态就不改变第5页，共44页。第6页，共44页。第7页，共44页。一，复习题

2、（思考题）第8页，共44页。时序逻辑电路与组合电路的区别 电路结构 行为特征第9页，共44页。P.402,题3.21哪些是组合电路哪些是存储器什么是外输出?内输出?外输入?内输入?输出方程?激励方程?状态方程?第10页，共44页。输出方程： Z = A Q = A Q + A Q激励方程： J = A Q = A Q + A Q K = J状态方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 第11页，共44页。最简单的存储器件是什么?其存储作用体现在何处?第12页，共44页。时序逻辑电路的描述方法有哪些?其核心是什么?第13页，共4

3、4页。 真值表 卡诺图 状态图 语言描述组合 输出 = f （输入） 电路时序 外输出=f（外输入，内输入）电路 内输出=g（外输入，内输入） 内输入=h（内输出，原输入） 增加了状态的概念(存储)增加了流程的概念(时序)外输出=f（外输入，状态）激励 =g（外输入，状态）状态 = h（激励，原状态）状态=h（外输入，原状态）同左同左同左 无状态表状态图流程图并发语句过程语句第14页，共44页。时序逻辑电路的分析方法第15页，共44页。 QnA 0 10 1 1 1 Qn+1 QnA 0 10 11 1 Zn QnA 0 10 1 Qn+1 ，Zn1， 0，0， 1， 0 1 1 0输出方程：

4、 Z = A Q = A Q + A Q激励方程： J = A Q = A Q + A Q K = J状态方程： Qn+1 = J Qn + K Qn = J Qn + J Qn = J = A Qn + A Qn 第16页，共44页。 QnA 0 10 1 Qn+1，Zn1， 0，0， 1， 0 1 1 0现态 PS次态 NS转换条件 / 输出 0/01/100/1 1/01坐标是当前状态Qn与当前输入Xn，内容是下一状态（ Qn+1 ）与当前输出ZnX / ZCPAQZ1/1 1/0 1/0第17页，共44页。移位寄存器的特征是什么？寄存器 串第18页，共44页。阅读MSI器件功能表要注意

5、什么问题？第19页，共44页。控制端 功能 有效电平 与时钟同步否？ 优先关系读功能表的方法 先从最特殊的行读起第20页，共44页。CR M1 M0 CP DSR DSL D1 D2 D3 D4 Q1n+1 Q2n+1 Q3n+1 Q4n+1 0 0 0 0 0 1 0 Q1n Q2n Q3n Q4n 1 0 0 Q1n Q2n Q3n Q4n 1 0 1 0 0 Q1n Q2n Q3n 1 0 1 1 1 Q1n Q2n Q3n 1 1 0 0 Q2n Q3n Q4n 0 1 1 0 1 Q2n Q3n Q4n 1 1 1 1 a b c d a b c d 清零保持保持右移左移置数第21页

6、，共44页。 SRG401 C4 1/2R1,4D3,4D3,4D3,4D3,4D2,4DM0M1CPCRDSRD1D2D3D4DSLQ1Q2Q3Q4M03第22页，共44页。移位寄存器的语言描述I F rising_edge (CP) THENnext_state =D3 & (Q3 DOWNTO Q1) ; 第23页，共44页。IF n_CR = 0 THEN next_state nest_state nest_state nest_state null;END CASE;END IF;M是数组M1，M0，必须事先声明。第24页，共44页。 Q1 Q2 Q3 Q4 Q4J SH/LDK

7、74195 CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4移位寄存器的级联方法的要点是什么？第25页，共44页。1 2 3 41 2 3 45678第26页，共44页。 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4 Q1 Q2 Q3 Q4 Q4J SH/LDK 74195 CR D1 D2 D3 D4各控制端（包括时钟）并联左边的串行输出接右边的串行输入左边的串行输入，右边的串行输出作为总的串行输入和串行输出.时钟S / LCR串入串出第27页，共44页。试列举移位寄存器的应用第28

8、页，共44页。第29页，共44页。自学内容自学范围 第三章 3.4.3 3.8 重点: 3.4, 3.5 , 3.7 第30页，共44页。 3.4.3为什么说计数器的特点是一个“环”?对计数器的4个定语如何理解?集成计数器的集联有哪些方法?计数器的进位信号为什么在计至最大数(例如9或15）时产生?这与逢10进一或逢16进一有无矛盾？综述集成计数器的功能和应用自学内容(思考题)第31页，共44页。 3.6, 3.7,何谓状态等价？何谓状态编码？用中规模集成电路设计时序逻辑电路的思路？ 3.8,CPLD有哪些优点?怎样理解CPLD的灵活性?第32页，共44页。实验要求教材P.63实验五MSI时序功

9、能件的应用 用移位寄存器实现广告流水灯 用移位寄存器实现另一功能(自选)第33页，共44页。第34页，共44页。141312111098 CPA NC QA QD GND QB QC 74LS90 CPB R0(1) R0(2) NC Vcc S9(1) S9(2)1234567第35页，共44页。 QA CPA QB QC QD CPB01000001010011100第36页，共44页。 QA CPA QB QC QD CPB QA CPA QB QC QD CPB第37页，共44页。 功能表 清零输入 置九输入 输出 CP R0(1) R0(2) S9(1) S9(2) QD QC QB QA 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 计 数 0 0 0 0第38页，共44页。第39页，共44页。 EDA实验东大网站电工电子实验中心主页 教学资源精品