可编程逻辑器件结构与原理课件

1、可编程逻辑器件结构与原理重庆工学院电子信息与自动化学院 EDA可编程逻辑器件结构与原理一. 可编程逻辑器件概述二. PLD的基本结构和特点四. 构成可编程逻辑的两种主要方法五. CPLD/FPGA的基本结构及特点FPGA CPLD三. 可编程逻辑器件的编程元件一. 可编程逻辑器件概述 可编程逻辑器件发展过程 可编程逻辑器件 高密度可编 程逻辑器 件 低密度可编 程逻辑器 件PLAPROMEPLDCPLDFPGAPALGAL可编程阵列逻辑通用阵列逻辑可擦除的可编程逻辑器件复杂可编程逻辑器件现场可编程门阵列可编程逻辑阵列可编程只读存储器二. PLD的基本结构和特点 PLD的基本结构 典型的PLD由

2、一个“与”门和一个“或”门阵列、输入电路和输出电路组成。如图所示： PLD的特点 PLD的系统设计具有如下特点：减小系统体积，增强逻辑设计的灵活性，缩短设计周期，提高系统处理速度，降低系统成本，提高系统的可靠性，系统具有加密功能。各种PLD结构特点 如表所示：三. 可编程逻辑器件的编程元件(2) 反熔丝型开关； (1) 熔丝型开关；(4) 基于SRAM的编程元件。(3) 浮栅编程元件： EPROM、E2PROM和Flash；PLD的的编程元件（1)熔丝型开关 横线与纵线的交叉点全是熔丝，不需要的连接的熔丝烧断，一次性编程。编程机理示意图如下：（2）反熔丝编程 各连接点不是熔丝，而是一种PLIC

3、E编程单元。如下图所示。未编程时纵线和横线间是不通的，编程时对需要连接处加上高压使其中PLICE介质击穿而短路，使该点逻辑连接。（3)浮栅编程元件 i) 紫外线擦除、电可编程只读存储器编程 简称EPROM，其编程熔丝是一只叠栅型SIMOS管，其结构图如下图所示。加几十伏电压,存0ii) 电擦除、电可编程只读存储器编程 简称EEPROM，与EPROM结构相似，只是浮栅与漏极间有一薄氧化层，厚度只有80埃，可产生“隧道效应”。它的编程和擦除是同时进行的，每编程一次，就以新的信息代替了原来的信息，整个编程时间不到1秒。 iii) 闪速型（Flash）存储单元编程 综上所述：ROM的编程方法是按“掩膜

4、ROMPROMEPROME2PROMISP”的次序发展闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使闪速存储单元制成的PLD器件密度更高。这种编程器件可以不用编程器而直接在目标系统或线路板上进行编程，所以称它为在系统编程Isp。1、基于乘积项的结构模块（CPLD）2、基于查找表的结构模块（FPGA）四. 构成可编程逻辑的两种主要方法结构原理与特点：.容量受乘积项数量 的限制.输入引线多1. 基于乘积项的结构模块PROM 器件的阵列结构 “与”阵列固定,“或”阵列可编程器件 因为“与”阵列固定，输入信号的每个组合都固定连接，所以“与”门阵列为全译码阵列PAL器件的阵列结构例：Q0=I0

5、I1+I1I2“与”阵列和“或”阵列均可编程器件这种类型的代表器件是PLA，右图给出了PLA的阵列结构它具有“与”和“或”阵列均能编程的特点，在实现函数时，只形成所需的乘积项，使阵列规模比输入数相同的“与”阵列固定、“或”阵列可编程的PROM小得多。 PLA的阵列结构图 逻辑宏单元 (OLMC)PLD器件中的“与-或”阵列只能实现组合逻辑电路的功能，要实现时序逻辑功能则需要有包含触发器或寄存器的逻辑宏单元（OLMC）来实现例：GAL16V8的OLMC可配置成4种工作模式(AC1(n) AC0)：专用输入、专用组合输出、选通组合输出、寄存器型输出P118 输出多路开关 反馈多路开关 三态多路开关

6、 乘积项多路开关来自与阵到来自相邻OLMC(M) 输出使能控制OE时钟CP反馈到与阵列I/O(n)GAL器件输出逻辑宏单元 复杂可编程逻辑器件CPLD 它是基于乘积项（Product-Term）技术，EPROM（或Flash）工艺的PLD，其主体仍是与或阵列，因而称之为阵列型HDPLD。早期的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。PLA器件既有现场可编程的，也有掩膜可编程的。通用阵列逻辑GAL是在PAL的基础上发展起来的。CPLD可以看作类似于PAL结构的扩展型。 2、基于查找表的结构模块 查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。以查

7、找表作为逻辑单元，SRAM进行编程。 目前 FPGA 中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的161的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM ，这样每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出 由于SRAM技术的发展，FPGA的门数已接近千万门。0000010100000101输入 A 输入 B 输入C 输入D 查找表输出16x1RAM查找表原理多路选择器（0100）000 0 1 0FPGA/CPLD生产商 FPGA： FLEX系列

8、：10K、10A、10KE，EPF10K30E APEX系列：20K、20KE EP20K200E ACEX系列：1K系列 EP1K30、EP1K100 STRATIX系列：EP1系列 EP1S30、EP1S120CPLD： MAX7000/S/A/B系列：EPM7128S MAX9000/A系列FPGA： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列：XCS10、XCS20、XCS30CPLD： XC9500系列：XC95108、XC95256ispLSI系列：1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 is

9、pLSI1032E、ispLSI3256AMACH系列 ispPAC系列： ( 可编程模拟器件 )CPLD 目前世界上有十几家生产CPLD/FPGA的公司，最大的三家是：ALTERA ，XILINX，Lattice, 其中全球PLD/FPGA产品60%以上是由 Altera和 Xilinx 提供的。在欧洲用Xilinx的人多，在日本和亚太地区用 ALTERA 的人多，在美国则是平分秋色。 Lattice是ISP技术的发明者, ISP 技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比略逊一筹。99年收购Vantis（原AMD子公司）, 成为第三大可编程逻辑器件供应商。其他PLD

10、公司：Actel：反熔丝（一次性烧写）PLD的领导者，由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则一般不涉足军品和宇航级市场。Lucent：用于通讯领域的专用IP核。2000年Lucent的半导体部独立出来并更名为agere。2001年12月agere公司的FPGA部门被lattice收购。 如何选用CPLD/FPGA?适于实现复杂的组合逻辑适于实现复杂的状态机适于实现控制量多的逻辑适于实现完全编码的状态机扇入系数大应用举例：存储总线控制器译码逻辑适于实现数据通路功能适于实现寄存器用量大的设计适于实现算术功能：加法器、计数器等适

11、于实现“One Hot” 方式编码的状态机应用举例：DSP 功能PCI 接口乘积项结构/CPLD查找表结构/FPGA1. CPLD的基本结构及特点CPLD在PAL、GAL基础上发展起来的阵列型高密度PLD；CPLD采用COMS EPROM/EEPROM和快闪存储器等编程工艺；CPLD由可编程逻辑宏（Logic Blocks）单元、可编程I/O单元、可编程连线阵列组成。各个逻辑方块均相似于一个简单的PLD元件（如22V10）。逻辑方块间的相互关系则由可变成的连线架构，将整个逻辑电路合成而成；常见的CPLD元件:Altera公司的Max5000及Max7000系列。Cypress的Max340及F

12、lash370系列等；一般来说CPLD元件的可逻辑闸数(gate count)约在10007000 Gate 之间。 五. CPLD/FPGA的基本结构及特点MAX 7000S 支持系统级集成用于产品制造的系统内可编程特性（ISP）用于产品测试的边缘扫描测试标准（JTAG）相同器件系列的引脚纵向兼容引脚和结构与最初的MAX 7000系列兼容所有MAX 7000S 器件的增强功能6 个输出使能2 个全局时钟可选的集电极开路输出转换速度控制ALTERA MAX 7000S系列的特点MAX 7000S 系列的内部互连结构Logic Array Block可编程连线阵列PRN全局清零16个共享逻辑扩展

13、项清零时钟清零选择寄存器旁路并联逻辑扩展项通往 I/O模块通往 PIA乘积项选择矩阵来自 I/O引脚全局时钟来自 PIA的 36个信号快速输入选择2MA38X7000S 系列的宏单元结构逻辑阵列QDEN2. FPGA 的基本结构与特点FPGA的结构特点是基于查找表技术；FPGA采用一种是基于SRAM结构，另一种是反熔丝技术的编程工艺；Altera公司的FPGA由3种可编程电路（逻辑阵列块LAB、I/O单元IOE和快速互连通道Fast Track）和1个用于存放编程数据的SRAM组成； 高密度、SRAM工艺制造，1万2.5万典型门。 功能更强的I/O引脚，每个引脚都是独立的三态门结构，具有可编程

14、的速率控制。 嵌入式阵列块（EAB），每个EAB提供2KB。 逻辑单元(LE）采用查找表（LUT）结构。 采用快速通道（Fast Track）互连布线结构 实现快速加法器和计数器的专用进位链。 实现高速、多输入逻辑函数的专用级连链。FLEX10K 系列的特点典型门数量逻辑单元数 量RAM 规模封装形式供货情况30,0001,72824,576144-Pin TQFP208-Pin PQFP256-Pin BGA484-Pin BGA1999年上半年50,0002,88040,960144-Pin TQFP208-Pin PQFP240-Pin PQFP256-Pin BGA484-Pin BG

15、A已经供货100,0004,9924,99249,15224,576208-Pin PQFP240-Pin PQFP256-Pin BGA356-Pin BGA*484-Pin BGA*1999年上半年或1998年7月130,0006,65665,536240-Pin PQFP484-Pin BGA672-Pin BGA1999年上半年250,00012,16081,920672-Pin BGA1999年上半年200,0009,98498,304600-Pin BGA672-Pin BGA1999年上半年特 点EPF10K30EEPF10K50EEPF10K100EEPF10K100BEPF1

16、0K130EEPF10K250EEPF10K200EFLEX 10KE 系列FLEX 10K系列FPGA结构图.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCEABEAB嵌入式阵列块逻辑单元(LE)快速通道互连逻辑阵列块(LAB)实现输入变量很多的逻辑函数连接相邻LE，极快的向上进位功能 FLEX 系列的逻辑单元LE（8个LE构成LAB）查找表：函数发生器LE 输出进位链级联链查找表 (LUT) 清零和预置逻辑时钟选择进位输入级联输入进位输出级联输出DATA1DATA2DAT

17、A3DATA4CLRNDQLab 控制 2Lab 控制 4Lab 控制 1Lab 控制 31PRNENA至LAB局部连接快速加法器, 比较器和计数器 FLEX 系列的进位链DFF进位输入( 来自上一个逻辑单元 )S1LE1进位链DFFS2LE2A1B1A2B2进位输出( 到 LAB中的下一个逻辑单元 )进位链查找表LUT查找表LUT FLEX 系列的级联链性能优越, 适合扇入大的逻辑功能“与”级联链“或”级联链LUTLUTIN 3.0IN 4.7LUTIN (4n-1).4(n-1)LUTLUTIN 3.0IN 4.7LUTIN (4n-1).4(n-1)LE1LE2LEnLE1LE2LEn0

18、.6 ns2.4 ns16位地址译码速度可达 2.4 + 0.6x3=4.2 ns一系列行和列的连续式布线通道 快速通道互联行快速通道4.2ns列快速通道2.5ns 逻辑阵列块LAB局部快速通道0.5ns 逻辑单元LE FLEX 10K 系列的EAB嵌入式阵列块EAB（Embbeded Arry Block）可以配置为存储器或者逻辑函数1)当存储器使用时：一个EAB的容量为2048 bit的RAM（2568、5124、10242、20481），可以多个EAB组合成规模更大的存储器2)实现复杂的逻辑功能。每个EAB相当于100300个等效门实现存储器或者特殊的逻辑函数比单个的逻辑单元(LE)更有

19、效LE嵌入式阵列逻辑阵列LELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELEEABEABEABEABEABEPF10K10/A36,144EPF10K40816,384EPF10K20612,288EPF10K30/A612,288EPF10K50/V1020,480EPF10K70918,432EPF10K100/A1224,576器 件 型 号EAB数量RAM 容量（Bits）不同10K系列器件中的EAB配置通过组合EAB 可以构成更大的模块。不需要额外的逻辑单元，不引入延迟， EAB

20、可配置为2048的存储器。256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8EAB 的字长是可配置的 EAB的大小灵活可变输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1 数据宽度8,4,2,1地址宽度 8,9,10,11 写使能输入时钟FLEX 10K 系列的EAB存储器功能 用作同步或者异步 RAM 单端口或者双端口 FIFO RAM 可用来实现动态硬件重配置EAB的应用 逻辑功能 配置时，EAB是可以预装的 实现一个大的查找表，尤其适用于快速乘法器， 状态机和算术逻辑单元等F

21、LEX10KE 系列的特点 FIEX 10KE器件是采用0.25 m的五层金属工艺制造，其核心工作电压为2.5V，它是FLEX 10K的改进型。 增加的新特性： 双倍RAM的嵌入式阵列块； 150MHz FIFO性能的双口RAM； 引脚可选择、有I/O箝位二极管； 低功耗、1.0mm的BGA封装； 多电压I/O操作，支持2.5V、3.3V和5V混合电压系统。FLEX10K系列逻辑规模EPF10K10/AEPF10K20EPF10K30/AEPF10K40EPF10K5/VEPF10K70EPF10K100/AEPF10K130VEPF10K250A10,00020,00030,00040,00

22、050,00070,000100,000130,000250,0006,00012,00012,00016,00020,00018,00024,00032,00040,000存储器容量(单位: Bit)典型可用门199619971998FLEX 10K-5FLEX 10K-4FLEX 10K-3FLEX 10K-2FLEX 10KA-1性能更高的系统FLEX 10KE-1FLEX高速性能发展02468101992199319941995199619971998199920002001电压5.0 V3.3 V2.5 V1.8 V崩溃电压供电电压工艺改进促使供电电压降低FPGA多电压兼容系统内核电

23、压 3.3V、2.5V或 1.8V 接受 2.5V、3.3V 或者 5.0V 输入输出电位标准 VccioVCCINT ：供内部电路工作和供输入缓冲器的电源； VCCIO ：I/O输出驱动器的电源。CPLD/FPGA芯片的形状CPLD和FPGA的差别与特点1. CPLD和FPGA的差别在结构工艺方面 1)编程工艺不同 CPLD EEPROM和FLASH/FPGA SRAM2)逻辑单元不同 CPLD 乘积项/FPGA 查找表3)适用不同 CPLD 组合逻辑/FPGA 时序逻辑规模和逻辑复杂度不同 FPGA 比CPLD 复杂度高编程和配置CPLD EPROM和FLASH 编程次数达1万次，系统断电

24、后信息不丢失FPGA SRAM 任意次编程，实现快速编程实现板级和系统级的动态配置（在线重配置的PLD或可重配置硬件）；但系统断电后信息丢失，每次上电需从器件外部存储器重新写入SRAMCPLD的速度要比FPGA快CPLD的I/O引脚更多，尺寸更小 CPLD的功耗要比FPGA大， FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现CPLD和FPGA的特点CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。在编程上FPGA比CPLD具有更大的灵活性。 CPLD的速度比FPGA快,并且具有较大的时间可预测性。 CPLD保密性好，

25、FPGA保密性差。 CPLD可让设备作出调整支持多种协议和标准，并随着协议和标准的改变而改变功能 。编程与配置下载：将开发生成的编程文件加载到器件芯片中编程：对CPLD的下载/对FPGA的其他下载配置：对FPGA的SRAM 的直接下载ISP(在系统可编程):对器件/电路板/电子系统的逻辑功能可随时修改或重构(CPLD 支持)ICR(在线可重配置):FPGA工作时需对片内SRAM进行编程,在不掉电的情况下这些配置逻辑结构将会被保持FPGA的配置方式: 主动配置(上电后,自动将配置数据从相应的外存储器读到SRAM 中,实现内部结构映射 被动配置(外部计算机对FPGA片内SRAM的配置过程)FPGA

26、配置芯片 配置EEPROM用于配置SRAM工艺FPGA的EEPROM，EPC2以上的芯片可以用电缆多次擦写。下表是FPGA配置芯片（P136表5.6.2 ）CycloneII：Cyclone的下一代产品，2005年开始推出，90nm工艺，1.2V内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元。下表是Cyclone II系列产品的主要特性。 Cyclone专用配置器件, 专门用于配置Cyclone器件的EEPROM，可以用ByteblasterII在线改写，电压为3.3V。下表是专门用于配置Cyclone器件的EEPROM 。 同步练习不丢失 2. 利用EDA工具，设计者只需用 来完成对系统功能的描述 ，然后由计算机软件自动完成设计处理，得到PLD设计结果。 4. 基于EPROM、E2