宝宝作业-基于Matlab流水线AD转换器行为级模型建模与仿真

1、基于Matlab流水线A/D转换器行为及模型建模与仿真摘要:为了研究流水线A/D转换器的结构与性能，提出了一种完全采用Matlab对流水线A/D转换器进行行为级建模和仿真的方法。在充分掌握流水线A/D转换器整体结构基础上,对其基本模块进行数学建模，并考虑误差失调等因素的影响。最后通过搭建测试平台，对一个8bit的流水线A/D转换器进行仿真,给出理想电路的性能指标和实际电路存在失调误差时的性能指标。1流水线A/D转换器的结构流水线A/D转换器的结构框如图1所示，它采用多个同类型A/D转换器对采样信号进行分级量化，然后将各级的量化结果组合起来，构成总的量化输出。每一级由采样保持电路、子ADC、DA

2、C、减法器和可提供增益的级间放大器组成，如图2所示。DelayElements由D触发器组成，用于在时间上对齐各级电路输出的数字信号。DigitalCorrection是数字更正电路，它是针对数字冗余码算法消除冗余码的电路。每一级电路的工作分为模数转换和计算差值两部分。其过程大致如下:每一级的输入的模拟信号通过子A/D转换器转化为一组数字信号，这组数字信号输出到延时电路中待数字更正电路处理，同时将这组数字信号通过每级电路内部的D/A转换器转化为模拟量并与输入模拟信号相减，将差值送入下一级电路。DnDO图1系统结构图2每一级电路的结构各级电路的输出送入延时单元，延时单元的输出信号将同时到达数字更

3、正电路，数字更正电路的输出便是模数转换的最终结果。2数字冗余码的概念这是结构最为简单的数字更正技术。每一级的子A/D转换器多输出一个冗余码，这样通过相应的算法，可以消除由于比较器失调带来的误码。增加一位冗余码意味着增加子A/D转换器的精度。但这并不意味着将一个n位的子A/D转换器变为n+1位的子A/D转换器。图3为1.5bit子A/D转换器的传输特性曲线，其中0.5bit为冗余码。表1为子A/D转换器的传输方程。表1A/D转换器传输方程传输方程输入范围数字输出2卩in十S（-讨厂1/4卩才）002Kin（-4卩讨.1/4卩曲）012Kin-（1/4G几）H）表1子A/D转换器传输方程3A/D转

4、换器模型的建立整个行为级仿真的步骤是遵从自顶向下的思路，从系统的顶层划分模块，层层细化，直至系统最底层模块;然后，从底层模块开始逐次仿真,层层向上,直至整个系统的功能仿真,并与预期比较。行为级仿真系统级的结构如图1所示。(1)采样保持电路的模型模块分为两个部分，采样模块和保持模块,保持模块内部嵌入一个误差函数。OutSampleHold图4采样保持电路模型函数体如下：functionoutput二sh(vin)err=0;av=l+err;output二vin*Av;end采样保持电路，低频下输出较稳定，误差一般是由于运放的增益有限，以及运放自身输入电容产生的;但当频率过高时,电路在保持阶段的

5、输出会在较大范围内抖动，这将直接影响下级电路的采样。引入err这个误差，可以在一定程度上模拟真实电路中的采样误差。(2)每级子电路(包含子A/D转换器和MDAC)每一级子电路兼具采样保持、数模转换和模数转换的功能。模型是通过内嵌一个函数来完成这部分功能的。图5为每级子电路的结构。其中Y为余差信号。a和a为数字输出，outputY,a,a。01oiSamplefADCff1-DAC图5每一级子电路的模型函数体如下：functionoutput二substAge(vin)gainerr=0;vtherr=0vthl=-l/4+vtherr;vth2=l/4+vtherr;ifvinvthloutp

6、ut二2*(1+gainerr)*vin+1,0,0;elseifvin=vth1&vinvth2output二2*(1+gainerr)*vin,1,0;elseifvin=vth2output二2*(1+gainerr)*vin-1,0,1;end函数中增加了电路非线性因素，增益误差gainerr和判决电平的误差vtherr。系统结构所采用的更正算法可以消除正负1/4的判决电平误差。对于增益误差，这种算法不能消除5。(3)延时单元图6D触发器延时单元由D触发器组成,各级所需的延时不同。电路中有前沿触发和后沿触发两种D触发器。(4)数字更正电路根据数字冗余码算法，冗余码是以图7的方式消除的。

7、可见这部分电路可由二进制全加器组成。全加器结构这里不做赘述。F?LMB1LB2M-B2IB3M3LriLDmDn“Dn-2)D对图7冗余码的消除(5)用于测试的理想D/A转换器电路模型由于输入信号是从T至到+1O因此D/A转换器输出的信号也是从-1至到+1,并将每个数字位所对应的模拟量相加,即得转换后的模拟量。电路模型是在时钟沿控制下触发工作的。图8为理想D/A转换器模型。4测试平台模型的建立将数据输入到测试平台内，平台具有两个功能：一方面通过示波器观察输出波形;另一方面，将待处理的信息以变量方式输出,以便对电路各种性能进行测试分析。（1）系统测试框图（如图9）SvstemINSitniali

8、nHRelk4SysneniINDACOi_ITelkdoutADC&DACACOU,d7dOelkSysteENuweourdoutelklestBench图9系统测试框图（2）分析动态特性的算法分析电路的动态特性需要对理想D/A转换器的输出数据采样分析。在仿真时间足够长（大于8200个时钟周期，即8192个周期再加上D/A转换器输出滞后于A/D转换器输入的时间）的条件下，在D/A转换器输出数据中以固定间隔的方式采集8192个数据点。然后对此序列进行FFT（快速傅立叶变换）分析，计算有用信号功率和噪声以及谐波的功率，由此计算出有效信噪比SNDR（信号功率与噪声和信号高次谐波功率总和之比）。最

9、后计算整个A/D转换器系统的有效位数。5行为级模型的仿真采样频率为40MHz,输入信号频率为40MHz3163/8192。（取采样频率的N/8192倍,N与8192互质）（1）理想情况下的仿真结果计算出来的有效信噪比SNDR为49.89dB,有效位数为8。图10是该输入信号频率下输出信号的频谱图。可以看到图中在输入信号频率处有一个尖峰。图11是有效信噪比SNDR与输入信号幅度之间的关系。可见，仿真结果与理论非常接近2so6d-川.1叫必i1=也壮/tjequency/H?xO图10理想系统输出信号的频谱图11有效信噪比与输入信号幅度的关系(2)非理想条件下的仿真结果在采样频率,输入信号均不改变

10、的情况下,通过对各级电路施以一定的误差来分析动态性能。流水线A/D转换器对第一级采样电路的精度要求最高，高精度采样是后级正确运算的保证。第一级采样误差为0.2%,后级电路误差为0.4%(通常设计中后级电路，从电路结构上说，误差一般比第一级大3)可见在考虑了器件非线性误差时候，输出频谱曲线中出现了部分谐波分量。系统的有效信噪比SNDR也随之下降到49.1337dB,有效位数为7.87。在此基础上,绘制出采样保持电路误差为0.2%时,A/D转换器有效位数ENOB与级间电路增益误差之间的关系曲线，如图13所示。37987.77.126.8911.522.533.54frequency/Hz北10OOODOOOOOO8鼠422斗680MP笛PF二dEV-5O.图12含有误差系统输出信号的频谱rrOW40.008,0.0120.016U.GainError图13级间增益误差与有效位数的关系可以看出，当级间增益误差增大时，有效位数将下降。这将对级间电路的设计具有一定的指导意义。