若干典型的时序逻辑集成电路介绍课件

1、6.5 若干典型的时序逻辑集成电路一、 寄存器6.5.1 寄存器和移位寄存器寄存器:是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。寄存器实际上是若干触发器的集合。1. 电平敏感的寄存器8位CMOS寄存器74LV3742. 脉冲边沿敏感的寄存器8位CMOS寄存器74LV374高阻HHH高阻LLH存入数据，禁止输出HHL对应内部触发器的状态LLL存入和读出数据Q0Q7DNCP输出内部触发器输 入工作模式二、 移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移

2、动的逻辑功能部件。按移动方式分单向移位寄存器双向移位寄存器左移位寄存器移位寄存器的逻辑功能分类移位寄存器的逻辑功能右移位寄存器1、 基本移位寄存器（1）电路时钟信号输入端串行数据输入端串行数据输出端并行数据输出端D3=Qn2D1=Q0nD0=DSQ0n+1=DSQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn2Qn+1=DD触发器的特性方程激励方程：状态方程：(2). 工作原理(电路分析)D2=Qn1CPQ0 Q1 Q2 Q311 0 0 021 1 0 030 1 1 041 0 1 1 123456789 经过7个CP脉冲作用后，从DI 端串行输入的数码就可以从DO 端串行输出

3、。 串入串出 经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入并出1 1 0 11011 1 0 1 1 0 1 1 0 1 1 0 00 0 0 0 0 0 0FF0 FF1 FF2 FF3CR=01CP 后2CP 后3CP 后4CP 后1101 1 Q0n+1=DIQ1n+1 = Q0nQ2n+1 =Qn1Q3n+1 =Qn2DS=1100（2）典型集成电路CMOS 4位双向移位寄存器74HCT194 74194的功能表 LLH8LLLHH7HHLHH6LLHLH5HHHLH4ABCDABCDHHH3H(L)H2LLLLL1ABCD右移DSR左

4、移DSLS0S1QAQBQCQD并行输入时钟脉冲CP串行输入控制信号输 出输 入清零RD序号异步清零 同步置数低位向高位移动高位向低位移动保持例3 时序脉冲产生器。电路如图所示。画出 QA-QD波形，分析逻辑功能。启动解：启动信号为0: S1=1 S0=1,同步置数QAQD=0111因为QA-QD总有一个为0，S1S0=01，则74194始终工作在高位向低位移动循环移位的状态。&CPQA QBQC QDS1S0CRDSR74194A B C D110 1 1 10 1 1 1启动信号为1后: S1=0 S0=1, 高位移向的低位状态, QD = DSR01111011110111100111Q

5、AQDQCQB 2. 多功能双向移位寄存器。2、计数器的分类按脉冲输入方式，分为同步和异步计数器按进位体制，分为二进制、十进制和任意进制计数器按逻辑功能，分为加法、减法和可逆计数器概 述1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。7.1 计 数 器同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器加计数器减计数器可逆计数器二进制计数器非二进制计数器十进制计数器任意进制计数器一、 二进制计数器驱动方程:状态方程:1.三位二进制异步加计数器(分析）1、电路:2、电路分

6、析：(CP由01时，状态方程有效) 时钟方程CP0=CP, CP1= Q0 ，CP2= Q11. )根据给定的时序电路图写出下列各逻辑方程式状态转换表(CP由01时，此式有效)(Q0由10时，此式有效)(Q1由10时，此式有效)次态现 态CP0=CPCP1= Q0CP2= Q13)列出状态转换表或画出状态图状态图000100010 0 0 0111 1 1 1011 1 1 0101 1 0 1001 1 0 0 110 0 1 1 0 0 1 0 1 0CPQ0Q1Q21tpd2tpd3tpd时序图结论:异步计数脉冲的最小周期 Tmin=ntpd。（n为位数） 计数器的功能：不仅可以计数也可

7、作为分频器。如考虑每个触发器都有1tpd的延时，电路会出现什么问题？CP0=CPCP1= Q0CP2= Q1 Q10 QQ2 000 001 010 011 100 101 110 111 驱动方程:状态方程:输出方程:C=Q2nQ1nQ0n2、3位二进制同步加法计数器（1）电路:（2）电路分析：状态转换表C=Q2nQ1nQ0n状态转换图波形图876543210 电路状态 Q2 Q1 Q0计数顺序000111011101001110010100000011010000000进位CC=Q2nQ1nQ0n2、电路的工作特点：电路是同步计数器，各触发器在CP地作用下同时翻转，它们的翻转仅比CP滞后一

8、个tpd时间。同步计数器计数速度比异步计数器高。 小结1、电路的逻辑功能：电路为8进制计数器。也可作为分频器 1. 集成计数器74161（1）74161的逻辑功能RCO=ETQAQBQCQD74161逻辑功能表保 持A B C DDCBALHLQA QBQCQDDCBACPETEPLDRD输 出预置数据输入时钟使能预置L L L LX X X XLHH保 持X X X XLXHH计 数X X X XHHHH清零异步清零同步并行预置数据保持原有状态不变计数QDQCQBQA0000QDQCQBQADCBAQDQCQBQA QDQCQBQACP每来一个上升沿，计数器的数值增1。(2)时序图RCO=E

9、TQAQBQCQD设法跳过169=7个状态 11CP&例2 用74161构成九进制加计数器。CPQDQCQBQA000001000120010.8100091001151111(a) 反馈清零法：利用异步置零输入端，在M进制计数器的计数过程中，跳过M-N个状态，得到N进制计数器的方法。（3）应用11RD的作用？1设置初始状态为0000 2、在计数课程中置0，去除若干状态&111CP工作波形状态图 RCO ET EP 1 1 CP 1 RD A B C D CP QA QB QC QD74161 LD 1 CPQDQCQBQA000001000120010.8100091001151111(b)

10、 反馈置数法:利用同步置数端，在M进制计数器的计数过程中，跳过M-N个状态，得到N进制计数器的方法。利用同步置数端构成九进制计数器LD的作用？1设置初始状态 2、在计数课程中置数，去除若干状态 采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。CPQDQCQBQA000001000120010.701118011191000151111 RCO ET EP 1 1 CP RD A B C D CP QA QB QC QD74161 LD 1 1 1 11 QD QC QB QA1 1 0 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 11 1

11、1 01 1 1 112345678910波形图：该计数器的模为9。分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？M=12例3 用74HCT161组成256进制计数器。解： 1片74161是16进制计数器256 = 1616所以256进制计数器需用两片74161构成片与片之间的连接通常有两种方式：并行进位 (低位片的进位信号作为高位片的使能信号)串行进位 (低位片的进位信号作为高位片的时钟脉冲， 即异步计数方式) 设计思想N = 1616=256 + 0 0 0 11. 集成计数器74161CP0000 1111 计数状态 : 0000 0000 1111 1111并行进位：低位片的进位作为高位片的使能1计数状态 : 0000 0000 1111 1111采用串行进位时，为什么低RCO要经反响器后作为高位的CP？+ 0 0 0 10000 1111 串行进位：低位片的进位作为高位片的时钟用集成计数器构成任意进制计数器的一般方法1）N M 的情况（1）串