半导体基础知识和半导体器件工艺(cz)

1、半导体基础知识和半导体器件工艺第一章半导体基础知识通常物质根据其导电性能不同可分成三类。第一类为导体，它可以很好的传导电流，如：金属类，铜、银、铝、金等；电解液类：NaCI水溶液，血液，普通水等以及其它一些物体。第二类为绝缘体，电流不能通过，如橡胶、玻璃、陶瓷、木板等。第三类为半导体，其导电能力介于导体和绝缘体之间，如四族元素Ge锗、Si硅等，三、五族元素的化合物GaAs砷化镓等，二、六族元素的化合物氧化物、硫化物等。物体的导电能力可以用电阻率来表示。电阻率定义为长1厘米、截面积为1平方厘米的物质的电阻值，单位为欧姆*厘米。电阻率越小说明该物质的导电性能越好。通常导体的电阻率在10-4欧姆*厘

2、米以下，绝缘体的电阻率在109欧姆*厘米以上。半导体的性质既不象一般的导体，也不同于普通的绝缘体，同时也不仅仅由于它的导电能力介于导体和绝缘体之间，而是由于半导体具有以下的特殊性质：（1）温度的变化能显著的改变半导体的导电能力。当温度升高时，电阻率会降低。比如Si在200C时电阻率比室温时的电阻率低几千倍。可以利用半导体的这个特性制成自动控制用的热敏组件（如热敏电阻等），但是由于半导体的这一特性，容易引起热不稳定性，在制作半导体器件时需要考虑器件自身产生的热量，需要考虑器件使用环境的温度等，考虑如何散热，否则将导致器件失效、报废。（2）半导体在受到外界光照的作用是导电能力大大提高。如硫化镉受到

3、光照后导电能力可提高几十到几百倍，利用这一特点，可制成光敏三极管、光敏电阻等。（3）在纯净的半导体中加入微量（千万分之一）的其它元素（这个过程我们称为掺杂），可使他的导电能力提高百万倍。这是半导体的最初的特征。例如在原子密度为5*1022/cm3的硅中掺进大约5X1015/cm3磷原子，比例为10-7（即千万分之一），硅的导电能力提高了几十万倍。物质是由原子构成的，而原子是由原子核和围绕它运动的电子组成的。电子很轻、很小，带负电，在一定的轨道上运转；原子核带正电，电荷量与电子的总电荷量相同，两者相互吸引。当原子的外层电子缺少后，整个原子呈现正电，缺少电子的地方产生一个空位，带正电，成为电洞。物

4、体导电通常是由电子和电洞导电。前面提到掺杂其它元素能改变半导体的导电能力，而参与导电的又分为电子和电洞，这样掺杂的元素（即杂质）可分为两种：施主杂质与受主杂质。将施主杂质加到硅半导体中后，他与邻近的4个硅原子作用，产生许多自由电子参与导电，而杂质本身失去电子形成正离子，但不是电洞，不能接受电子。这时的半导体叫N型半导体。施主杂质主要为五族元素：锑、磷、砷等。将施主杂质加到半导体中后，他与邻近的4个硅原子作用，产生许多电洞参与导电，这时的半导体叫p型半导体。受主杂质主要为三族元素：铝、镓、铟、硼等。电洞和电子都是载子，在相同大小的电场作用下，电子导电的速度比电洞快。电洞和电子运动速度的大小用迁移

5、率来表示，迁移率愈大，截流子运动速度愈快。假如把一些电洞注入到一块N型半导体中，N型就多出一部分少数载子-电洞，但由于N型半导体中有大量的电子存在，当电洞和电子碰在一起时，会发生作用，正负电中和，这种现象称为复合。单个N型半导体或P型半导体是没有什么用途的。但使一块完整的半导体的一部分是N型，另一部分为P型，并在两端加上电压，我们会发现有很奇怪的现象。如果将P型半导体接电源的正极，N型半导体接电源的负极，然后缓慢地加电压。当电压很小时，一般小于0.7V时基本没有电流流过，但大于0.7V以后，随电压的增加电流增加很快，当电压增加到一定值后电流几乎就不变化了。这样的连接方法为正向连接，所加的电压称

6、为正向电压。将N型半导体接电源的正极，P型半导体接电源的负极，当电压逐渐增大时，电流开始会有少量的增加，但达到一定值后电流就保持不变，并且电流值很小，这个电流叫反向饱和电流、反向漏电流。当电压继续加到一定程度时，电流会迅速增加，这时的电压称为反向击穿电压。这是由于载子（电子和电洞）的扩散作用，在P型和N型半导体的交界面附近，由于电子和电洞的扩散形成了一个薄层（阻挡层），这个薄层称作PN接面。在没有外加电压时，PN接面本身建立起一个电场，电场的方向是由N区指向P区，从而阻止了电子和电洞的继续扩散。当外加正电压时，削弱了原来存在于PN接面中的电场，在外加电场的作用下，N区的电子不断地走向P区，P区

7、的电洞不断地走向N区，使电流流通。当外加反向电压时，加强了电场阻止电子和电洞流通的作用，因此电流很难通过。这就是PN接面的单向导电性。半导体二极管是由一个PN接面组成，而三极管由两个PN接面组成：射极接面和集极接面。这两个接面把晶体管分成三个区域：发射区、基区和集电区。由于这三个区域的电类型不同，又可分为PNP晶体管和NPN晶体管。PNP晶体管和NPN晶体管虽然形式不同，但工作原理是一样的，都可以用PN接面论来说明。第二章半导体器件和工艺第一节半导体器件的发展过程1947年发明了晶体管，有了最简单的点接触电晶体和接面型晶体管。五十年代初期才开始出现市售的晶体管产品。在1959年世界上第一块集成

8、电路问世，由于当时工艺手段的缺乏，例如采用化学方法选择的腐蚀台面、蒸发时采用金属掩模板来形成引线，使得线宽限制在100um左右，集成度很低。在1961年出现了硅平面工艺后，利用氧化、扩散、光刻、外延、蒸发等平面工艺，在一块硅片上集成多个组件，因而诞生了平面型集成电路。六十年代初，实现了平面集成电路的商品化，这时的集成电路是由二极管、三极管和电阻互连所组成的简单逻辑门电路。随后在1964年出现MOS集成电路，从此双极型和MOS型集成电路并行发展，集成电路也由最初的小规模集成电路发展到中规模集成、大规模集成甚至于超大规模集成电路。第二节半导体器件的分类大多数半导体器件可以分成四组：双极器件、单极器

9、件、微波器件和光子器件。双极器件可分成PN接面二极管、双极晶体管即三极管、晶体闸流管（又称晶闸管、可控硅）。单极器件可分成接面型场效应晶体管JFET）、金属一半导体场效应晶体管（MESFET）、MIS、金属一氧化物一半导体场效应晶体管（MOSFET）。微波器件和光子器件各方面要求比较高，生产比较困难。目前本公司主要生产双极器件（三极管和集成电路），另外还有少量的单极器件（场效应晶体管）和可控硅、芯片等。第三节半导体器件生产工艺概述半导体器件制造技术是一门新兴的电子工业技术，它是发展电子计算机、宇航、通讯、工业自动化和家用电器等电子技术的基础。半导体技术的发展是与半导体器件的发展紧密相连的。如用

10、合金技术制成的合金管，然后又相继出现了合金扩散管、台面管等。1960年左右硅平面工艺和外延技术的诞生，半导体器件的制造工艺获得了重大突破，使得半导体器件向微型化、低功耗和高可靠性方向发展。平面晶体管具有许多优点：（一）由于平面管在整个制造过程中硅片表面及最后的管芯表面都覆盖有一层二氧化硅薄膜。使PN结面始终不直接裸露在外面，因此一方面可减少生产过程中受到污染，同时也可避免在管子制成后环境中水汽、各种离子和气体分子对PN接面状态的影响，从而有效地提高了平面管的可靠性和稳定性。（二）提高了晶体管的参数性能，主要是三项：1.噪音低。晶体管的低频噪音与接面状态关系非常密切，而平面管PN结面有二氧化硅保

11、护，表面非常稳定，所以比其它类型的晶体管都要小。2.反向电流特别小。由于二氧化硅的保护，使接面比较洁净，因此表面漏电流非常小，使得反向电流特别小。3.高频大功率特性好。通过光刻和选择扩散可以得到电极图形十分精致复杂的晶体管，使晶体管的高频大功率性能有了很大的提高。（三）特别适合于大量的成批生产且参数一致性好。平面管管芯是用选择扩散、蒸发电极等工艺制成，在硅片上可同时生产许多管芯，而且平面工艺比较稳定，重复性好，所以一致性也比其它类型的晶体管好。第四节硅外延平面管制造工艺以NPN管为例硅外延平面管的结构如图其主要工艺流程如下所示：SIO2EBP外延层Cnn衬底图5-2硅外延平面管结构（1）切、磨

12、、抛衬底（2）外延（3）一次氧化（4）基区光刻（5）硼扩散/硼注入、退火（6）发射区光刻（7）磷扩散（磷再扩）（8）低氧（9）刻引线孔（10）蒸铝（11）铝反刻（12）合金化（13）CVD（14）压点光刻（15）烘焙（16）机减（17）抛光（18）蒸金（19）金合金（20）中测。下面对上述各工序进行简单说明。（1）切、磨、抛：根据管子的性能选择相应的单晶硅，按要求的厚度沿（111）面进行切割，然后用金刚砂进行研磨，最后用抛光粉进行抛光，使表面光亮，无伤痕。（2）外延：在低电阻率的硅片上外延生长一层电阻率较高的硅单晶，这样高电阻率的外延层可提高集电极的击穿电压，低电阻率的衬底硅片可降低集电极的串

13、联电阻，减少饱和压降。（3）一次氧化（基区氧化）：将硅片放在高温炉中进行氧化使表面生长一层一定厚度的二氧化硅薄膜。（4）一次光刻（基区光刻）：在二氧化硅层上，按器件要求的基区图形刻出窗口，使杂质只能通过此窗口进入硅片，而不能进入有二氧化硅覆盖的硅片其它区域。基区光刻要求窗口、边缘平整，无小凸起和针孔。（5）硼扩散/硼注入、退火：采用扩散或注入的方法在N型的外延层中形成P型的导电区基区。采用注入的方法需使用退火来恢复注入对晶格的破坏以及激活注入进的硼原子。（6）发射区光刻：为发射区磷扩散刻出一定图形的窗口。要求同基区光刻。（7）磷扩散（磷再扩）：形成发射区的过程。改变再扩条件来改变参数p值和BV

14、CEO的值。（8）低氧：在整个硅片上生长一层氧化层以进行引线光刻，同时也可进行放大系数p的微调。（9）引线孔光刻：刻出电极引线接触窗口。要求引线孔不刻偏，减少针孔。（10）蒸铝：用真空蒸发的方法将铝蒸发到硅片表面。（11）反刻铝：刻蚀掉电极引线以外的铝层，留下电极窗口处的铝作为电极内引线。（12）合金化：蒸发在硅表面的铝和硅之间的接触不是欧姆接触，必须通过合金化使其变成欧姆接触。CVD：在硅片表面淀积一层二氧化硅，作为布线的最后钝化层，作为电极间绝缘，消除有害缺陷。压点光刻：刻蚀出压焊点。烘焙：改变硅片的表面状况，减小小电流不好。机减：根据硅片功率耗散的要求，减薄至所要求的厚度。抛光：使减薄后

15、的表面更加平整。蒸金：在硅片背面蒸上一薄层高纯度金，提高电路的开关速度，而且便于以后芯片烧结。金合金：使金与硅形成更好的接触，防止在烧结时金脱落。中测：将参数不合格的管芯剔除。半导体集成电路制造工艺基本与平面晶体管差不多。具体流程如下：(1)衬底制备(2)埋层氧化(3)埋层光刻(4)埋层扩散(5)外延(6)隔离氧化(7)隔离光刻(8)隔离扩散(9)基区氧化(10)基区光刻(11)硼扩散/硼注入、退火(12)发射区光刻(13)磷扩散(磷再扩)(14)低氧(15)刻引线孔(16)蒸铝(17)铝反刻(18)合金化(19)CVD(20)压点光刻(21)烘培(22)中测。集成电路制造工艺所特有的工艺：埋

16、层扩散：在衬底上形成高浓度的N+扩散区。这是由于集成电路是各晶体管的集电极引出线是从硅片正面引出的，这样从集电极到发射极的电流必须从高阻的外延层流过，这相当于串联了一个很大的电阻，使晶体管的饱和压降增大，所以增加了一道埋层扩散从而降低串联电阻，减小晶体管饱和压降。隔离扩散：由于集成电路由若干个晶体管构成，因此有若干个集电极区，电路工作时它们并不处在同一电位下，因此必须从电学上将它们隔离开。隔离扩散的目的是形成穿透外延层的P+隔离槽，把外延层分割成若干个彼此独立的隔离岛。下面对主要工艺程序进行叙述。第五节单晶拉制和衬底制备半导体单晶是制造半导体器件的基础材料。单晶材料是由多晶材料经过提纯、掺杂和

17、拉制等工序而制得的。单晶材料还要经过切片、研磨、倒角、腐蚀和抛光等工序的加工，以获得符合一定标准(厚度、晶向、平整度和损伤层)的单晶薄片，才可以供给外延或管芯制造使用。这种单晶材料的加工过程称为衬底制备。先由石英砂和一定纯度的碳生成工业用硅，纯度约98%。工业用硅经过加工变成多晶硅，纯度达到六七个“9。”多晶硅采用直拉法或悬浮区熔法来拉制单晶棒，在拉制的过程中根据需要掺入微量的杂质，形成一定电阻率的P型单晶棒或N型单晶棒。单晶棒沿一定的晶向切割成大圆片。大圆片现在有3吋、4吋、5吋、6吋、8吋、12吋等几种类。所有大圆片都有一个主参考面。工业上主要使用两种晶面，即111和100，又加上第二参考

18、面既能识别大圆片是111，还是100面，又能区分是N型还是P型。沿平行或垂直于参考面的方向，分割器件管芯比较容易裂开，芯片的碎屑对铝条的划伤和划片中管芯的损坏率，也能满足自动化作业的要求。在经过研磨、倒角、腐蚀和抛光，消除芯片表面的损伤和切片操作时产生的应力；使硅片有很好的清洁度和平整度，这时硅片就可用于外延或生产了。由于衬底材料的型号、晶向和电阻率的不同，所以当片子串了时很容易导致报废。第六节外延工艺在一定的条件下，在一块经过仔细制备的单晶衬底上沿着原来的结晶轴方向，生长出一层导电类型、电阻率、厚度和晶格结构、完整性等都符合要求的新单晶层的过程，称为外延。这层单晶层叫做外延层。由于许多半导体

19、器件是直接制作在外延层上的，外延层质量的好坏，将直接影响器件的性能。外延层的质量通常是应满足下列要求：完整性的晶体结构、精确而均匀的电阻率，均匀的外延层厚度、表面应光洁、无氧化、无云雾、表面无缺陷(一般指角锥体、亮点和星型缺陷等)和体内缺陷(一般指位错、层错和滑移线等)要少，对于集成电路的隐埋层还要求无图形畸变现象等。目前在生产中常见的外延质量有角锥体，常说的硅渣，严重影响光刻质量，影响产品的合格率；电阻率不均匀，影响产品参数的控制，很容易导致参数不合格报废。需要外延前注意硅片表面的清洗，减少缺陷，控制好外延的均匀性不是特别的好，所以串片很容易导致参数不合格。第七节氧化工艺一、化工艺的种类在半

20、导体生产中有许多种氧化工艺，比较常用的氧化工艺为热氧化。硅的热氧化按下面化学反应式进行气体种类反应式速度02(干)Si+02-Si02慢H20或(H2+O2)Si+2H2O-SiO2+2H2快在氧化过程中要消耗一定量的硅生成一定厚度的二氧化硅。干氧氧化的速度比较慢适合生长比较薄的氧化层。湿氧氧化速度比较快适合生长比较厚的氧化膜，但氧化层致密性不好，光刻容易产生浮胶现象，因此在做湿氧氧化工艺时，通常采用干氧湿氧干氧的氧化工艺方法生长二氧化硅薄膜。二、氧化硅薄膜的作用二氧化硅薄膜最重要的应用是作为杂质选择扩散的掩蔽膜，因此需要一定的厚度来阻挡杂质扩散到硅中。二氧化硅还有一个作用是对器件表面保护和钝

21、化。二氧化硅薄膜还可作为某些器件的组成部分：(1)用作器件的电绝缘和隔离。(2)用作电容器的介质材料。(3)用作M0S晶体管的绝缘栅介质。三、氧化硅薄膜常见的问题1、厚度均匀性问题。造成不均匀的主要原因是氧化反应管中的氧气和水汽的蒸汽压不均匀，此外氧化炉温度不稳定、恒温区太短、水温变化或硅片表面状态不良等也会造成氧化膜厚度不均匀。膜厚不均匀会影响氧化膜对扩散杂质的掩蔽作用和绝缘作用，而且在光刻腐蚀时容易造成局部钻蚀。2、表面斑点。造成斑点的原因有：(1)氧化前表面处理不好。(2)氧化石英管长期处于高温下，产生一些白色薄膜落在硅片表面上。(3)水蒸汽凝聚在管口形成水珠溅在硅片表面上或水浴瓶中的水

22、太满造成水珠射入石英管内，或清洗残留的水迹。出现斑点后斑点处的薄膜对杂质的掩蔽能力比较低，从而造成器件性能变坏，突出的大斑点会影响光刻的对准精度。3、氧化膜针孔。当硅片存在位错和层错时就会形成针孔，它能使扩散杂质在该处穿透，使掩蔽失效，引起漏电流增大，耐压降低，甚至穿透，还能造成金属电极引线和氧化膜下面的区域短路造成失效。4、反型现象。由于表面玷污，氧化膜中存在大量的可移动的正电荷，如钠离子、氢离子、氧空位等使P型硅一侧感应出负电荷，从而出现了反型。5、热氧化层错。产生的原因有：（1）硅片本身的微缺陷。（2）磨抛或离子注入造成的表面损伤，表面玷污。（3）高温氧化中产生的热缺陷和热应力。四、厚度

23、的检查测量厚度的方法很多，有双光干涉法、电容压电法、椭圆偏振光法、腐蚀法和比色法等。在精度不高时，可用比色法来简单判断厚度。比色法是利用不同厚度的氧化膜在白光垂直照射下会呈现出不同颜色的干涉条纹，从而大致判断氧化层的厚度。颜色氧化膜厚度（埃）灰100黄褐300蓝800紫1000275046506500深蓝1500300049006800绿1850330056007200黄2100370056007500橙225040006000红250043506250第八节扩散工艺扩散技术是在高温条件下，将杂质原子以一定的可控量掺入到半导体中，以改变半导体基片（或已扩散过的区域）的导电类型或表面杂质浓度。一

24、、扩散工艺的优点扩散工艺具有以下几方面的优越性：（1）可以通过对温度、时间等工艺条件的准确调节，来控制PN接面的深度和晶体管的基区宽度，并能获得均匀平坦的接面。（2）可以通过对扩散工艺条件的调节与选择，来控制扩散层表面的杂质浓度及其杂质分布，以满足不同器件的要求。（3）与氧化、光刻和真空镀膜等技术相组合形成的硅平面工艺有利于改善晶体管和集成电路的性能。（4）重复性好，均匀性好，适合与大批量生产。二、扩散方法在晶体管和集成电路的制造中，虽然采用的扩散工艺各不同，但是可分成一步法扩散和两步法扩散。两步法扩散分预淀积和再分布两步进行。一步法与两步法中的预淀积一样属于恒定表面源扩散，而两步法中的再分布

25、属于限定表面源扩散。由于恒定源和限定源两者的边界和初始条件不同，杂质在硅中的分布状况也各不相同。在恒定源扩散过程中，硅片表面与浓度始终不变的杂质（气体或固体）相接触，即在整个扩散过程中硅片表面浓度NS不变，但与扩散杂质的种类、杂质在硅中的固溶度和扩散温度有关。硅片内部的杂质浓度随时间的增加而增加，随离硅片表面距离的增加而减少。在限定源扩散过程中，硅片内的杂质总量保持不变，没有外来杂质的补充，只依靠淀积在硅片表面上的那一层数量有限的杂质原子，向硅片体内继续进行扩散，在扩散温度恒定时，随扩散时间的增加，一方面硅片表面的杂质浓度将不断地下降。三、扩散参数扩散工序不论是预淀积还是再扩散，至少需要两个参

26、数来进行检测：(1)薄层电阻RS(Q/口)；(2)扩散结深Xj(um)。薄层电阻Rs又称方块电阻Rd,它表示表面为正方形的扩散薄层在电流方向(电流方向平行于正方形的边)上所呈现的电阻。薄层电阻的大小与薄层的长度无关，而与薄层的平均电导率成反比,与薄层厚度(即接面深度)成反比。扩散接面Xj就是PN接面所在的几何位置，也可以说是P型杂质浓度与N型衬底杂质相等的地方到硅片表面的距离(或者N型杂质浓度与P型衬底杂质相等的地方到硅片表面的距离)。四、扩散常见的质量问题合金点和破坏点：在扩散后有时可观察到扩散窗口的硅片表面上有一层白雾状的东西或有些小的突起，用显微镜观察时前者是一些黑色的小圆点，后者是一些

27、黄亮点、透明的突起，小圆点称为合金点，透明突起称为破坏点。杂质在这些缺陷处的扩散速度特别快，造成结平面不平坦，PN接面低击穿或分段击穿。表面玻璃层。硼和磷扩散之后，往往在硅片表面形成一层硼硅玻璃或磷硅玻璃，这是由于扩散温度过高或扩散时间过长产生的，此玻璃层与光刻胶的粘附性极差，光刻腐蚀时容易脱胶或产生钻蚀，而且该玻璃层不易腐蚀。白雾。这种现象在固一固扩散及液态源磷扩散经常发生。主要原因是淀积二氧化硅层(含杂质源)时就产生了，或在磷扩散时磷杂质浓度过高以及石英管中偏磷酸产生大量的烟雾喷射在硅片表面，在快速冷却过程中产生。光刻时容易造成脱胶或钻蚀。方块电阻偏大或偏小。方块电阻的变化反映了扩散到硅中

28、的杂质总量的多少，容易造成管芯数不易控制。第九节光刻工艺光刻是一种图形复印和化学腐蚀相结合的精密表面加工技术。光刻的目的就是按照器件设计的要求，在二氧化硅薄膜或金属薄膜上面，刻蚀出与掩摸版完全对应的几何图形，以实现选择性扩散和金属薄膜布线的目的。光刻工艺流程一般分为涂胶、前烘、曝光、显影、坚膜、腐蚀和去胶等步骤。光刻质量要求：(1)刻蚀的图形完整、尺寸准确、边缘整齐、线条陡直。(2)图形内无小凸起、无针孔、不染色、刻蚀干净。(3)硅片表面清洁、发花、没有残留的被腐蚀物质。(4)图形套合十分准确。第三章销售需知我司目前芯片主要销售的品种有TRSCRTRIACJEFT。(指UTC)客户询问时多会问

29、成品名称，一种成品名称可能对应一种版图的芯片，也可能对应多个版图芯片(如9012对应96110.44*0.44和20020.4*0.4)，很多客户为了降低成本原意选择小版图芯片（因小版图芯片单只管芯成本较低），但也有客户担心小版图芯片特性会出问题，同样的成品名称可能有大小功率之分，如客户问8050,则需确认为大功率（芯片9604NA）的还是小功率的（芯片9611N）。芯片名称为我们自己起的名称，多与此品种光刻板的名称对应，9611PB9611为版号，P表示此芯片为P型芯片（对应N型芯片），B多表示文件位，即Hfe值或放大倍数p，一种芯片可能对应多个成品，如9611PB对应成品为9012或小功率

30、8050，又如X601NP对应的成品可叫X1225又可叫PCR406。管芯步距与整个芯片的有效图形有反向对应关系，在芯片大小一定的前提下，步距越大（即单个管芯越大），有效图形越少，而合格管芯数=有效图形*合格率。对于封装商客户来说，小管芯好做，大管芯片不好做而且成本高，一般有客户要用大功率、大电流参数会选用大管芯，大管芯成品单价高。对于中测来讲，大管芯芯片好测，测试较快些，如772/882芯片，1个多小时测1片，小管芯芯片要3个小时测1片。放大倍数HFE为TR重要参数,一般我们公司提供的HFE上限=下限*2,即120-240、150-300、200-400、500-1000，档位过窄则生产有困

31、难，而现在市场上对HFE的要求越来越窄。芯片价格：版图小、成品率又较高的芯片可提供免测片，安顺现在给我们的免测片合格率96%，现在可出免测片的有：2007N/P、9603N/P、9611N/P、9901N、601NP，测试时如合格率不足96%则全片点测，免测片按片报价，点测片按只报价。一般点测片都给予2-4个点的备品数量，即100PCS只收98PCS-96PCS的货款，新客户多给2个点备品。背蒸：一般芯片尺寸大于1.1的为背银片，小于1.1为背金片，等于1.1为背金或背银。背金芯片可以直接与框架焊接在一起，称为共晶，背银芯片则需银浆（导电胶、非导电胶、铅锡银）来贴合。共晶：是装片方式的一种，利

32、用机台的高温使金属熔化结合，主要针对小功率产品，芯片背面成份为金，共晶与导电胶比，有牢度好散热快，热阻小，饱和压降低的优点，但基本局限于芯片尺寸1.0以下的管芯。背金只能做共晶。金、铝层加厚：金层加厚，主要用在小功率的品种上（9000系列的），起到金属共熔的作用。铝层加厚，指在用铜线焊接时，因铜很硬，而且焊接较深（牢固），因此为了不损伤金铝层内的芯片，需将铝层加厚。溅射物理在电极间加一高电压，电极间隙内为低气压的气体，可激发产生等离子体，所需的击穿电压由Paschen定律给出：center/center式中，p是腔内压力，L是电极间距，b是常数。一旦等离子体形成，等离子体内的离子将被加速向带负

33、电的阴极运动，它们轰击表面，释放二次电子，这些电子被加速，离开阴极。在从阴极向阳极运动的过程中，电子会与中性粒子碰撞，如果碰撞传递的能量小于气体原子的离化能，原子将被激发到高能态，之后通过发射光子由高能态跃迁回基态，产生等离子体特有的辉光。然而如果传递的能量足够高，原子将被离化，并且产生的离子将加速移向阴极，离子束对阴极的轰击产生了溅射工艺。当具有能量的离子打到材料的材料表面，会发生四种情况。很低能量的离子会从表面简单地反弹回来；能量小于10eV的离子会吸附于表面，以声子（热）形式释放出它的能量；能量大于10eV时，离子穿过许多原子层的距离，深入到衬底里，释放出大多数的能量，在这些地方它改变了

34、衬底的物理机构，在离子注入中，这类高能量比较常见；在上述两种极端情况之间，有两种能量传递机制同时发挥作用，一部分离子能量以热的形式放出，剩下的部分造成衬底材料的物理再排列。在这样低的能量下，表面的核阻止是非常有效的，大多数能量传递发生在几个原子层内，此时，衬底原子和原子团将从衬底表面发射出来。从阴极逸出的原子和原子团带有能量1050eV，这差不多是蒸发工艺原子能量的100倍，这种增加的能量使溅射原子的表面迁移率增加，与蒸发相比，改善了台阶覆盖。方块电阻是指一个正方形的薄膜导电材料边到边“之”间的电阻，如图一所示，即B边到C边的电阻值。方块电阻有一个特性，即任意大小的正方形边到边的电阻都是一样的

35、，不管边长是1米还是0.1米，它们的方阻都是一样，这样方阻仅与导电膜的厚度等因素有关。Image:See方块电阻1.gif方块电阻如何测试呢，可不可以用万用表电阻档直接测试图一所示的材料呢？不可以的，因万用表的表笔只能测试点到点之间的电阻，而这个点到点之间的电阻不表示任何意义。如要测试方阻，首先我们需要在A边和B边各压上一个电阻比导电膜电阻小得多的圆铜棒，而且这个圆铜棒光洁度要高，以便和导电膜接触良好。Image:See方块电阻2.gif这样我们就可以通过用万用表测试两铜棒之间的电阻来测出导电薄膜材料的方阻。如果方阻值比较小，如在几个欧姆以下，因为存在接触电阻以及万用表本身性能等因素，用万用表测试就会存在读数不稳和测不准的情况。这时就需要用专门的用四端测试的低电阻测试仪器，如毫欧计、微欧仪等。测试方法如下