数字逻辑5-1-2其它时钟控制触发器资料

1、数字(shz)逻辑章晓卿上海交通大学继续(jx)教育学院共二十四页第5章 同步时序(sh x)逻辑电路5.1 触发器基本RS触发器时钟控制触发器（常用、其它）不同类型触发器间的转换(zhunhun)5.2 同步时序逻辑电路分析5.3 同步时序逻辑电路设计共二十四页2、其它(qt)结构的钟控触发器分为主从结构、维持阻塞结构等类型的钟控触发器。它们可以有效(yuxio)地克服触发器的“空翻”现象。共二十四页工作(gngzu)原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。（1）主从(zhcng)钟控触发器

2、 1）主从RS触发器共二十四页（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容(nirng)被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。共二十四页特性(txng)方程CP下降沿到来时触发器状态(zhungti)翻转（边沿触发）共二十四页主从(zhcng)RS 触发器波形示意图主从(zhcng)RS 触发器输出状态的翻转只能发生在CP 下降沿共二十四页逻辑(lu j)符号共二十四页电路(dinl

3、)特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在(cnzi)着约束问题，即在CP1期间，输入信号R和S不能同时为1。共二十四页代入主从(zhcng)RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从(zhcng)JK触发器没有约束。2）主从JK触发器共二十四页时序(sh x)图主从JK触发器的功能表、状态表、状态转换(zhunhun)图、激励表与钟控JK触发器完全相同。共二十四页逻辑(lu j)符号共二十四页电路(dinl)特点主从JK触发器采用主从控制结构，从根本上解决了输入信号直

4、接控制的问题，具有CP1期间接收输入信号，CP下降沿到来(doli)时触发翻转的特点。输入信号J、K之间没有约束。存在“一次翻转”问题（也称“一次变化”问题）。共二十四页所谓“一次翻转”，就是在CP=1期间，由于输入(shr)J、K的信号发生改变后，引起CP下降沿到来时，触发器输出错误。 为避免一次翻转问题的出现，主从JK 触发器使用时，要求在CP=1期间，输入端J、K的信号保持不变，即J、K输入信号不允许变化。电路(dinl)特点共二十四页（2）维持(wich)阻塞钟控触发器维持(wich)阻塞D触发器的逻辑功能、状态表、次态方程、状态转换图、激励表与钟控D触发器完全相同。但其状态翻转发生的

5、时刻仅限于CP的上升沿（CP ）。因而克服了“一次翻转”问题。共二十四页（2）维持(wich)阻塞钟控触发器实际大量的触发器门电路增加了两个(lin )输入端：直接置1输入端，该输入端为“0”（或“1”），触发器状态立即变为1状态，即Q=1，Q=0：直接清输入端，该输入端为“0”（或“1”），触发器状态立即变为状态，即Q=，Q=共二十四页触发器有两种工作(gngzu)方式：同步工作(gngzu)方式和异步工作(gngzu)方式。同步工作方式：要求直接置端与直接清0端（也称直接复位端）的信号无效，即SD=1、RD=1（或SD=0、RD=0）在CP脉冲作用下，触发器的状态由其输入信号决定。异步工作

6、方式：SD=1、RD=0（或SD=0、RD=1）触发器立即翻转为Q=0，Q=1，与其输入(shr)信号及CP端无关；异步工作方式时不允许SDRD（ 或SDRD）同时为0（或为1）。共二十四页D触发器同步(tngb)、异步工作波形图共二十四页逻辑(lu j)符号共二十四页CP下降沿时刻(shk)有效（3）边沿(binyn)JK触发器共二十四页边沿(binyn)JK触发器的逻辑符号共二十四页边沿(binyn)JK触发器的特点边沿触发，无一次变化问题(wnt)。功能齐全，使用方便灵活。抗干扰能力极强，工作速度很高。共二十四页本讲小结(xioji)5.1 触发器其他时钟(shzhng)控制触发器本节结束谢 谢！共二十四页内容摘要数字逻辑。分为主从结构、维持阻塞结构等类型的钟控触发器。CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收(jishu)的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收(jishu)的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。代入