《数字电子技术基础》教学教案

1、知识目标：了解数字集成电路的命名方法；了解逻辑函数的意义，能进行逻辑函数的化简；了解组合逻 辑电路的设计流程，能进行简单应用电路的设计。教学目标能力目标：掌握数字集成电路的识别；掌握仿真测试集成电路逻辑功能的方法，进而掌握实际数字集成 电路的测试；掌握如何选用数字集成电路芯片，能按照逻辑电路图搭建实际电路；能使用仿真软件进行 应用电路的设计。素质目标：具有较扎实的基本功和良好的职业素养，具有较强的独立工作能力和创新精神教学审占八、难点化简逻辑函数表达式裁判表决器电路的设计与调试教学手段实物演示；教学板书；录像插件；电子课件。教学学时10(b)尖顶脉冲波形教学内容与教学过程设计项目一裁判表决器电

2、路的设计与调试任务一数字集成电路的识别K任务目标2在集成技术迅速发展和广泛应用的今天，由半导体元件组成的分立元件门电路已经很少 有人使用，现在的数字电路一般都由集成电路组成。本任务要求学生完成数字集成电路型号、 生产厂商的识别，同时要求学生学会查找数字集成电路芯片参数的方法。K知识链接一、数字电路概述(-)数字信号与数字电路概述电子线路中的信号可分为两类。一类是时间连续的信号，称为模拟信号，如温度、速度、 压力、磁场及电场等物理量通过传感器转换成的电信号，模拟语音的音频信号和模拟图像的 视频信号等。另一类是时间和幅度都是离散的(即不连续的)信号，称为数字信号。脉冲信号和数字信号1)脉冲信号脉冲

3、信号是指在短时间内作用于电路的离散的电流和电压信号。图1-4 (a)所示是理想矩 形脉冲的波形，它从一种状态变化到另一种状态不需要时间。而实际矩形脉冲波形与理想波 形是不同的，图1-4(b)所示为尖顶脉冲波形。(a)矩形脉冲波形图1-4常见的脉冲波形2)正、负脉冲信号脉冲信号可以分为正脉冲信号和负脉冲信号两种。变化后比变化前的电平值高的脉冲信项目一 8路抢答器电路的设计与调试任务一仿真测试编码器的逻辑功能K任务目标日常工作中，根据工作的需要，常用的组合逻辑电路已经集成化，做成现成的集成电路 芯片，常用的中规模集成组合逻辑电路有编码器、译码器、数据选择器、数据分配器、加法 器和数值比较器等。这些

4、集成电路具有通用性好、兼容性强、功耗小、工作稳定可靠等优点。 本任务通过仿真测试的方式介绍编码器的工作原理和功能。K知识链接一、编码器的工作原理1.4线-2线编码器该逻辑电路可以实现4线2线编码器的逻辑功能，即当I0-I3中某一个输入1,输出 Y1Y0即为相对应的代码。学生讨论为什么 有优先编码器。优先编码器4线-2线优先编码器的功能见表2-2o二-十进制编码器将十进制的10个数码09编成二进制代码的逻辑电路称为二 十进制编码器。其工作 原理与二进制编码器并无本质区别。8421码编码器以最常用的8421 码编码器为例说 明。8421优先编码器二、集成电路编码器1.8线-3线优先编码器74LS1

5、488线-3线优先编码器74LS148的功能见表2-5,其芯片引脚图如图2-6所示。A7o正电【5T15EO/6T14GShTBA74LS148El212h力2777/l7To/()GNDITA,图2-6 74LS148的引脚图优先编码器74LS148的扩展应用。E0只有在EI为0,且所有输入端都为1时，输出为0,否则，输出为1。据此原理，它 可与另一片同样器件的EI连接，以便组成多输入端的优先编码器，这就是编码器的扩展。优先编码器74LS147优先编码器74LS147为10线 4线8421码优先编码器，其功能见表2-6,逻辑符号如图2-9所示。编码器有9个输入信号端和4个输出信号端，均为低电

6、平有效，即当某一个输 入端为低电平0时，4个输出端就以低电平0的形式输出其对应的8421编码。任务二仿真测试译码器的逻辑功能K任务目标由于编码和译码的概念均较为抽象，仿真可以变抽象为直观，所以本任务通过仿真测试 的方式学习译码器的原理及功能。K知识链接一、二进制译码器1.3位二进制译码器2.集成3线-8线译码器二、二-十进制译码器二-十进制译码器的功能是将8421 BCD码00001001转换为对应09十进制代码的输出 信号。这种译码器应有4个输入端，10个输出端，它的功能表见表2-8。其输出为低电平有 效。三、数字显示器教师讲解数字显 不命O教师讲解数字显 不命O1 .数码显示器数码显示器按

7、显示方式分为分段式、点阵式和重叠式，按发光材料分为半导体显示器、 荧光显示器、液晶显示器和气体放电显示器。目前工程上应用较多是分段式半导体显示器， 通常称为七段发光二极管显示器(LED),以及液晶显示器(LCD)o LED主要用于显示数字和 字母，LCD可以显示数字、字母、文字和图形等。2.显示译码器(代码转换器)7448七段显示译码器的简要说明灭灯输入BI/RB0o试灯输入LTo动态灭零输入RBL动态灭灯输出RB0。教学目标知识目标：了解掌握RS触发器、D触发器、JK触发器、T触发器和触发器的逻辑符号、逻辑功能、 触发方式和工作特点；了解不同逻辑功能触发器的相互转换。能力目标：能用门电路组成

8、基本RS触发器；掌握仿真测试集成边沿D、JK触发器功能及应用的方法；掌 握选用触发器集成电路芯片，并能按照逻辑电路图搭建实际电路的方法；能用仿真软件进行触发器应用 电路的设计。素质目标：具有较扎实的基本功和良好的职业素养，具有较强的独立工作能力和创新精神教学 重占rrtr: f不同触发器间的转换教学 难点触发器的使用教学手段实物演示；教学板书；录像插件；电子课件。教学 学时12教学 内容与 教学过 程设计注 释项目三 密码电子锁的设计与调试任务一 仿真测试RS触发器的逻辑功能K任务目标在数字电路系统中，除了广泛采用集成逻辑门电路及由它们构成的组合逻辑电路之外， 还经常采用触发器以及由它们与各种

9、门电路一起组成的时序逻辑电路。其中，RS触发器是时 序逻辑电路的基础。本任务通过仿真测试RS触发器逻辑功能的方式，学习RS触发器的性能 和特点，为后续学习其他触发器的功能做准备。K知识链接一、基本RS触发器基本RS触发器又称为置0、置1触发器。它由两个与非门首尾相连构成，如图3-3(a) 所示。两个门的输出端分别称之为Q和Q,有时也称为1端和0端，正常工作时，Q和Q的取 值是互反的关系。通常把Q端的状态定义为触发器的状态，即Q=1时，称触发器处于1状态, 简称为1态；Q=0时，称触发器处于0状态，简称为0态。基本RS触发器有两个输入端S 端和R端，S端称为置1端，R端称为置0端。讲解基本RS触

10、发 器。触发器的输出与输入之间的关系有4种情况R = 1, S = 0oR = 0, S=1oR = 1, S = 1oR = 0, S = 0o【案例】用RS触发器构成无抖动开关二、同步RS触发器同步RS触发器的电路结构如图3-6(a)所示，逻辑符号如图3-6(b)所示。结合例题讲解。同步RS触发器的电路结构和逻辑符号同步RS触发器的特点如下。同步RS触发器的翻转是在时钟脉冲的控制下进行的，当CP = 1,接收输入信号，允许触 发器翻转，当CP = 0,封锁输入信号，禁止触发器翻转。同步RS触发器的触发方式属于脉冲 触发方式。脉冲触发方式有正脉冲触发方式和负脉冲触发方式两种。本例为正脉冲触发

11、方式,若为负脉冲触发方式，逻辑符号中时钟脉冲输入端C1应有小圈，见图3-6(b)所示。三、主从RS触发器从触发器从触发器Q(a)逻辑电路0SCPR主触发器S CP0R1S 1C11R 1(a)逻辑符号图3-10主从RS触发器的逻辑图和逻辑符号1.电路结构图3-10 (b)所示逻辑符号框内的“1 ”为延迟输出的符号，它表示触发器输出状态的变 化滞后于主触发器接收信号的时刻。2.工作原理四、集成RS触发器TTL集成主从RS触发器74LS71的逻辑符号和引脚分布如图3-11所示。该触发器分别有 3个S端和3个R端，它们之间分别为与逻辑关系，即1R = R1R2R3, 1S = S1S2S3。 使用中

12、如有多余的输入端，要将它们接至高电平。触发器带有清零端(置0)RD和预置端(置(b)引脚分布图(b)引脚分布图%CFR?Q&QGND1)SD,它们的有效电平均为低电平。74LS71的功能见表3-3。任务二仿真测试JK触发器的逻辑功能K任务目标实际工作中，由于RS触发器自身性能的不足，所以在构成电路的时候，一般并不选用 RS触发器，而是选用性能更加完善，芯片种类繁多的JK触发器。本任务通过仿真测试JK触 发器逻辑功能的方式，学习掌握JK触发器的性能、特点，为后续应用电路的设计做准备。尺知识链接、主从JK触发器主从JK触发器是在主从RS触发器的基础上稍加改动而产生的，下降沿触发的主从JK 触发器的

13、逻辑图和逻辑符号如图3-14所示。主触发器从触发器图3T4 主图和逻辑符二、边1.边沿&ISCl&1R1SC11RzQjCP QK1S 1 CI1R 10从JK触发器的逻辑 号Q沿JK触发器JK触发器的逻辑功图 3-17(b)逻辑符号所示是负边沿触发结合例题讲解。结合例题讲解。的JK触发器的逻辑符号，J和K是信号输入端，框内的左边加小圆圈表示触发器是在 时钟脉冲的下降沿触发。其逻辑功能与主从JK触发器相同。JUCP cClK 1K图3-17负边沿触发的JK触发器逻辑符号集成边沿JK触发器74LS76集成JK触发器的产品较多，以下介绍一种较典型的TTL双JK触发器74LS76。该器件内 含两个相

14、同的JK触发器，它们都带有预置和清零输入，属于下降沿触发器，其逻辑符号和引 脚分布如图3-19所示。如果在一片集成器件中有多个触发器，通常在符号前面(或后面)加上 数字，以示不同触发器的输入、输出信号，如C1与1J、1K同属一个触发器。74LS76的逻辑 功能见表3-5o 76型号的产品种类较多，如主从TTL的7476、74H76、下降沿触发的高速CMOS(a)逻辑符砂(a)逻辑符砂1CP2ISd2I Rd34/ cc12CP62Sd22Rd74LS76DK o -O5NKQ _。7I 1 I G 2 2 22 面旦回弓目可回到(b)引脚分布图 3-19 74LS76和引脚图双JK触发器HC7

15、6等，它们的功能都一样，与表3-5基本一致，只是主从触发器与边沿触发 器的触发方式不同，HC76与74LS76的引脚分布完全相同。任务三 仿真测试D触发器的逻辑功能K任务目标在讨论同步RS触发器的时候，我们注意到一个问题，那就是同步RS触发器的R和S不 能同时为1。为了避免同步RS触发器同时出现R、S都为1的情况，可在R和S之间接入一 个非门，如图3-27所示，这样就构成了单输入的触发器，这种触发器称为D触发器。本任务通过仿真测试D触发 习掌握D触发器的性 电路的设计做准备。通过仿真测试D触发 习掌握D触发器的性 电路的设计做准备。器逻辑功能的方式，学(a)逻辑电路特点，为后续应用(b)逻辑符

16、号图3-27 D触发器的逻辑图和逻辑符号K知识链接一、同步D触发器1 .同步D触发器的逻辑功能同步D触发器的逻辑功能是，当CP由0变为1时，触发器的状态翻到和D的状态相同, 当CP由1变为0时，触发器保持原状态不变。如图3-28所示为同步D触发器的状态转换图。图3-28 D触发器的状态转换图同步D触发器的空翻在CP=1期间，若同步触发器的输入信号发生变化，则Q的状态也将随之变化。也就是说, 在CPF期间，Q的状态可能发生几次翻转，这种现象称为触发器的空翻。结合例题讲解边 沿D触发器的逻辑 功能。二、边沿D触发器1 .边沿D触发器的逻辑功能图3-30所示是边沿D触发器的逻辑符号,D是信号输入端，

17、框内“”表示由时钟脉冲 CP上升沿触发，边沿D触发器又称为维持阻塞D触发器。它的逻辑功能与前面讨论的同步D 触发器相同，因此它们的特性表和驱动方程也相同。CPC1ID图3-30边沿D触发器的逻辑符号2.集成边沿D触发器74LS74集成边沿D触发器74LS74芯片是由两个独立的上升沿触发的维持阻塞D触发器组成，其 逻辑符号和引脚图如图3-32所示，表3-7为其逻辑功能表。ISdc SDIDICP ci1/?DC R2& g2D 2CP E巨叵巨Ld伍心。7品。一。D1/1 CL1 1 NI G74LS74(a)逻辑符号(b)引脚分布图3-32 74LS74的辑符号和引脚图教学目标知识目标：了解时

18、序逻辑电路的基本结构及特点；了解时序逻辑电路的分析和设计；了解寄存器和移位 寄存器的逻辑功能。能力目标：掌握常用计数器芯片的使用；掌握任意进制计数器的设计方法；掌握寄存器和移位寄存器的 简单应用；能使用仿真软件进行计数器应用电路的设计。素质目标：具有较扎实的基本功和良好的职业素养，具有较强的独立工作能力和创新精神。教学审占八、难点集成计数器等器件的应用时序电路的分析。教学手段实物演示；教学板书；录像插件；电子课件。教学学时16教学内容与教学过程设计项目四多功能数字钟的设计与调试任务一仿真测试十进制计数器的逻辑功能K任务目标计数器是数字系统中应用最多的典型时序电路，它不仅具有计数功能，还可以用于

19、定时、 分频、产生序列脉冲等。现在，计数器电路已经大规模集成化了，做成现成的集成电路芯片 供人们使用。本任务就是通过仿真测试的方式，学习计数器以及时序电路的基本知识。K知识链接一、时序逻辑电路的基本结构及特点（-）时序逻辑电路的基本结构XZiZ2Zj时序逻辑电路的基本结构框图如图4-3所示。讲解时序逻辑电 路的基本结构及 特点。图4-3时序电路基本结构框图（二）时序逻辑电路的特点（1）时序逻辑电路往往包含组合逻辑电路和存储电路两部分，而存储电路是必不可少的。（2）在存储元件的输出和电路输入之间存在反馈连接，存储电路输出的状态必须反馈到 输入端，与输入信号一起共同决定组合逻辑电路的输出。（三）时

20、序逻辑电路逻辑功能的表示形式1 .状态转换表将任何一组输入变量及电路现态（初态）的取值代人状态方程和输出方程，即可算出电 路的次态和输出值；所得到的次态又成为新的现态，和这时的输入变量取值一起，再代入状 态方程和输出方程进行计算，又可得到一组新的次态和输出值。状态转换图将状态转换表的形式表示为状态转换图是以小圆圈表示电路的各个状态，圆圈中填入存储单元的状态值，圆圈之间用箭头表示状态转换的方向，在箭头旁注明输入变量取值和输出 值，输入和输出用斜线分开，斜线上方写输入值，斜线下方写输出值。时序图把在时钟序列脉冲作用下存储电路的状态和输出状态随时间变化的波形画出来，称为时 序图。二、时序逻辑电路的分

21、析和设计(-)时序逻辑电路的分析写方程式。根据给定电路写出其时钟方程，驱动方程和输出方程。求状态方程。将驱动方程代人对应触发器的特性方程，得出各触发器的状态方程，进 而得到整个电路的状态方程组。进行计算。把电路输入和现态的各种可能取值组合代入状态方程和输出方程进行计 算，得到相应的次态和输出。画状态转换图、状态转换表和时序图。整理计算结果，画出状态转换图(或状态转换 表或时序图)1 .同步时序逻辑电路的分析结合例题讲解同 步时序逻辑电路 的分析。在同步时序逻辑电路中，所有触发器都由同一个时钟信号触发，它只控制触发器的翻转 时刻，而对触发器翻到何种状态并无影响。因此，在分析同步时序电路时，可以不

22、考虑时钟 条件。异步时序电路的分析分析异步时序逻辑电路，应首先确定各CP端的逻辑表达式及触发方式，在考虑各触发器 的次态方程时，对于由上升沿触发的触发器而言，当其CP端的信号由0变1时，则有触发信 号作用；对于由下降沿触发的触发器而言，当其CP端的信号由1变0时，则有触发信号作用。 有触发信号作用的触发器能改变状态，无触发信号作用的触发器则保持原有的状态不变。(二)时序逻辑电路的设计1 .根据设计题目绘制原始状态图分析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母表 示这些状态。分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应 的输出，便可求得符

23、合题意的状态转换图。状态化简状态编码，画出编码形式的状态转换图及状态转换表确定触发器求输出方程和驱动方程画逻辑电路图例4-4试设计一个带有进位输出端的十进制计数器。例4-5设计一个自然二进制码的五进制计数器。举例说明同步时 序逻辑电路设计。三、计数器按计数进制分二进制计数器：按二进制数运算规律进行计数的电路称为二进制计数器。十进制计数器：按十进制数运算规律进行计数的电路称为十进制计数器。任意进制计数器：二进制计数器和十进制计数器之外的其他进制计数器统称任意进制计 数器。按计数增减分加法计数器：随着计数脉冲的输入作递增计数的电路称为加法计数器。减法计数器：随着计数脉冲的输入作递减计数的电路称为减

24、法计数器。按计数器中触发器翻转是否同步分号称为正脉冲信号，变化后比变化前的电平值低的脉冲信号称为负脉冲信号。3)数字信号数字信号是指可以用两种逻辑电平0和1来描述的信号。逻辑电平0和1不表示具体的 数量，而是一种逻辑值。若逻辑电路中的高电平用逻辑1表示、低电平用逻辑0表示时，称 之为正逻辑；若高电平用逻辑0表示、低电平用逻辑1表示时，称之为负逻辑。数字电路的优点结构简单，便于集成化、系列化生产，成本低廉，使用方便。学生分组讨论数 字电路的优点。抗干扰性强，可靠性高，精度高。处理功能强，不仅能实现数值运算，还可以实现逻辑运算和判断。可编程数字电路可容易地实现各种算法，具有很大的灵活性。数字信号更

25、易于存储、加密、压缩、传输和再现。(二)数字电路的特点与分类1 .数字电路的特点电子器件(如二极管、三极管)的导通与截止两种状态的外部表现是电流的有无或电平 的高低，所以数字电路在稳态时，电子器件处于开关状态，即工作在饱和区和截止区。数字信号中的1和。没有任何数量的含义，只表示两种不同的状态，所以在数字电路 的基本单元电路中，对元件的精度要求不高，允许有较大的误差，电路在工作时只要能可靠 地区分开1和0两种状态就可以了。在数字电路中不能采用模拟电路的分析方法，而是以逻辑代数作为主要工具，利用真 值表、逻辑表达式、波形图等来表示电路的逻辑功能，所以数字电路又称为逻辑电路。数字电路不仅具有算术运算

26、能力，还具有逻辑推理和逻辑判断能力，所以人们才能够 制造出各种数控装置、智能仪表、数字通信设备以及数字电子计算机等现代化的科技产品， 使数字电路得到广泛的应用。2.数字电路的分类按集成电路芯片的集成度分为小规模(SSI,每片数十器件)、中规模(MSI,每片数百 器件)、大规模(LSI,每片数千器件)和超大规模(VLSI,每片器件数目大于1万)数字集成电 路。按所用器件制作工艺的不同，可将数字电路分为双极型(TTL型)和单极型(MOS型)两 类。按电路的结构和工作原理的不同，可将数字电路分为组合逻辑电路和时序逻辑电路两 类。二、数字集成电路()TTL与CMOS集成电路TTL是英文Transist

27、or Transistor Logic”的缩写，意为“晶体管一晶体管逻辑电路”。 当逻辑门电路的输入级和输出级都是采用三极管时，将这种逻辑门电路称为TTL逻辑门电路。举例说明国外集 成电路的型号命 名方法的规律。CMOS集成电路具有电压控制、功耗极小、连接方便等一系列优点，是目前应用最广泛的 集成电路之一。(-)数字集成电路的命名方法国产集成电路的型号命名方法国外集成电路的型号命名方法由于集成电路的命名国际上还没有一个统一的标准，各制造公司都有自己的一套命名方 法，给我们识别集成电路带来很大的困难，但各制造公司对集成电路的命名总是还存在一些 规律的。集成电路的使用常识1)常见数字集成电路的封装

28、图1-8所示为数字集成电路常见的几种封装形式。(-)异步计数器1 .异步二进制计数器异步二进制加法计数器图4-2 13位二进制加法计数器逻辑图异步二进制减法计数器nr图4-24 4位二进制减法计数器的逻辑图2.异步十进制加法计数器异步十进制加法计数器是在4位异步二进制加法计数器的基础上经过适当修改获得的。 它跳过了 1010-1111六个状态，利用自然二进制数的前十个状态0000-1001实现十进制计 数。以8421 BCD码异步 十进制计数器为 例讲解。(-)同步计数器1 .同步二进制计数器(1)同步二进制加法计数器如图4-28所示为由JK触发器组成的4位同步二进制加法计数器，由下降沿触发。

29、c,、c.()、0图4-28 4位同步二进制加法计数器逻辑图同步二进制减法计数器2.同步十进制加法计数器参照同步二进制 加法计数器的分 析方法分析其工 作原理。四、集成计数器及应用1.74LS161集成计数器功能介绍异步清零。同步并行置数。计数。保持。2,集成异步计数器74LS90功能介绍异步清零。只要R0二R0(2)=1, R9(1)R9=0,输出QDQCQBQA = 0000,不受 CP控制，因而是异步清零。异步置 9。只要 RM)=R9 =1, R0(1) - RO(2)=0,输出 QDQCQBQA=1001,不受 CP 控制，因而是异步置9。计数。在R9R9二。和R0(1)R0=0同时

30、满足的前提下，可在计数脉冲下 降沿作用下实现加法计数。任务二仿真测试任意进制计数器的逻辑功能K任务目标尽管集成计数器产品种类很多，但也不可能做到任意进制的计数器都有其相应的产品。 实际应用中用一片或几片集成计数器经过适当连接，就可以构成任意进制(即N进制)的计数 器。本任务就是通过仿真测试的方式，学习构成任意进制(N进制)计数器的方法。K知识链接用集成计数器构成N进制计数器反馈清。法用反馈清0法构成任意进制计数器，就是将计数器的输出状态反馈到计数器的清0端， 使计数器由此状态返回到0再重新开始计数，从而实现N进制计数。清0信号的选择与芯片 的清0方式有关，设产生清0信号的状态称为反馈识别码Na

31、。当芯片为异步清0方式时，可 用状态N作为反馈识别码，即Na二N,通过门电路组合输出清0信号，使芯片瞬间清0,其有 效循环状态共N个，构成了 N进制计数器；当芯片为同步清0方式时，可用Na=N-1作识别码, 通过门电路组合输出清0信号，使芯片在CP到来时清0,这也同样构成N进制计数器。例4-6用集成计数器74LS90构成七进制计数器。例4-7用集成计数器74LS163构成七进制计数器。结合例题讲解反 馈清0法。例4-8利用清零方式，用74161构成九进制计数器。例4-9用74LS90组成六进制计数器。反馈置数法例4-10利用74161的置数方式，设计九进制计数器电路。方法一：利用置数方式，舍掉

32、计数序列最后几个状态，构成九进制计数器。方法二：利用置数方式，舍掉计数序列最前几个状态，构成九进制计数器。级联法几片集成计数器级联几片集成计数器级联后再反馈清0每片集成计数器单独反馈清0后再进行级联例4-11用74161组成8位二进制计数器。【案例】用74LS90组成60 s计时显示电路。任务三仿真测试寄存器和移位寄存器的逻辑功能K任务目标任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。数字电 路中用来存放二进制数据或代码的电路称为寄存器，寄存器是由具有存储功能的触发器组合 起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n 个触发器来构成。

33、现在实现数据寄存功能的电路已经被大规模集成化成集成电路芯片，供人 们选用。本任务就是通过仿真测试的方式，学习寄存器和移位寄存器的逻辑功能。尺知识链接、基本寄存器1 .单拍工作方式基本寄存器图4-52所示电路是由4个D触发器构成的单拍工作方式4位基本寄存器。图4-52单拍工作方式4位基本寄存器电路2.双拍工作方式基本寄存器Qi QiQi Qi?3么CPCR?| 0|D】。2图4-53双拍工作方式4位基本寄存器逻辑图清零。送数。(3)保持。二、移位寄存器单向移位寄存器主要特点。单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完

34、成串行输入工作, 此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。若串行输入端状态为0,则n个CP脉冲后，寄存器便被清零。双向移位寄存器把左移移位寄存器和右移移位寄存器组合起来，加上移位方向控制信号，便可方便地构 成双向移位寄存器。集成移位寄存器三、寄存器的应用环形计数器环形计数器实际上是一个自循环的移位寄存器。根据初始状态设置的不同，在输入计数 脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0。在图4-54所示的4位右移移位寄存器中，若把触发器F3的输出端Q3接到F0的输入端 D0便构成了一个4位环形计数器，如图4-58所示

35、。图4-58移位寄存器型环形计数器扭环形计数器扭环形计数器的特点是计数器每次状态变化时仅有一个触发器翻转，因此译码时不存在 竞争冒险。其缺点是仍然没有能够利用触发器的所有状态，n位扭环形计数器只有2n个有效 状态，有2J2n个状态没有利用。教学目标知识目标：了解555电路的逻辑功能；了解单稳态触发器、多谐振荡器、施密特触发器的工作原理； 能力目标：掌握555电路的仿真测试；掌握555电路的简单应用；能使用仿真软件进行555应用电路的 设计。素质目标：具有较扎实的基本功和良好的职业素养，具有较强的独立工作能力和创新精神教学重占/555集成电路的应用难点555集成电路的设计开发。教学手段实物演示；

36、教学板书；录像插件；电子课件。教学学时10教学内容与教学过程设计项目五流水彩灯的设计与调试任务一仿真测试555电路的逻辑功能K任务目标本任务就是通过仿真测试的方式，学习555定时器的基本逻辑功能。K知识链接-V 555定时器的电路结构与工作原理1.555定时器内部结构由三个阻值为5 kQ的电阻组成的分压器。两个电压比较器C1和C2。基本RS触发器。了解555电路的逻 辑功能。放电三极管T及缓冲器G。工作原理吃电源重位(8)(4)JJ触发输入:(T, ) : 0 q 放电端:(D):h控制电压! Y (5):& 1-切，叫 阈值输入： (,H)；。(a)原理图(b)电路符玲图5-5 555定时器

37、的电气原理图和电路符号二、用555定时器构成单稳态触发器电路组成及工作原理用555定时器构成单稳态触发器的电路组成及工作波形如图5-6所示。图5-6用555定时器构成的单稳态触发器及工作波形无触发信号输入时电路工作在稳定状态vl下降沿触发暂稳态的维持时间自动返回(暂稳态结束)时间恢复过程2.主要参数估算输出脉冲宽度圳输出脉冲宽度就是暂稳态维持时间，也就是定时电容的充电时间。恢复时间tre一般取tre=(35) t2,即认为经过35倍的时间常数电容就放电完毕。最高工作频率和iax【案例】触摸式定时控制开关三、多谐振荡器(一)用555定时器构成的多谐振荡器1.电路组成用555定时器构成的多谐振荡器

38、如图5-8所示。了解单稳态触发 器的工作原理。84736555215-L 0.01 pF 丁 G(a)图5-8用555集成电路构成的多谐振荡器2.振荡频率的估算电容充电时间电容放电时间T2。电路振荡周期T。电路振荡频率千。输出波形占空比q。(二)占空比可调的多谐振荡器电路了解多谐振荡器 的工作原理；(三)石英晶体多谐振荡器1 .石英晶体的选频特性石英晶体的选频特性由晶体本身的特性决定，其值为fsQfpfO (晶体的标称频率)。 石英晶体的选频特性极好，千0十分稳定，其稳定度可达10一仲10一”。石英晶体多谐振荡器串联式振荡器并联式振荡器【案例1】双音门铃【案例2】秒脉冲发生器四、施密特触发器施

39、密特触发器具有回差电压特性，能将边沿变化缓慢的电压波形整形为边沿陡峭的矩形 脉冲，成为适合于数字电路需要的脉冲，而且由于具有滞回特性，所以抗干扰能力也很强。了解施密特触发 器的工作原理。五、用555定时器构成的施密特触发器电路组成及工作原理电压滞回特性和主要参数上限阈值电压VT+。下限阈值电压VT。回差电压AVT。六、集成施密特触发器CMOS集成施密特触发器TTL集成施密特触发器TTL施密特触发与非门和缓冲器具有以下特点。输入信号边沿的变化即使非常缓慢，电路也能正常工作。对于阈值电压和滞回电压均有温度补偿。带负载能力和抗干扰能力都很强。施密特触发器的应用举例用作接口电路。将缓慢变化的输入信号，

40、转换成为符合TTL系统要求的脉冲波形。用作整形电路。把不规则的输入信号整形成为矩形脉冲。用于脉冲鉴幅。将幅值大于VT+的脉冲选出。任务二仿真测试555电路的简单应用K任务目标本任务就是通过仿真测试的方式，学习555定时电路的简单应用。K知识链接1 .接近开关的设计接近开关以555定时器为核心组成单稳态触发电路。555定时器的触发端2脚(TRI)通 过大电阻R1接VCC,处于等待触发状态。当人体接近或触摸金属板电极时，由于感应信号， 555定时器被触发，输出一单稳脉冲(如图中电压表显示的5 V)o C1用于抗干扰滤波。该电 路可用于电器、玩具或报警电路中。本例中触摸金属板电极用开关S1代替。输出

41、端接一发光 二极管作为输出电压的指示。2.救护车警笛电路用两个555定时器构成低频信号对高频调制的救护车警笛电路，如图5-27所示。该电路的本质是由两个多谐振荡器构成的模拟声响发生器。cc5 Vl/?i IO kQ_5%4n100475%625DIS OUTTHRFRIRSI VCC二 G 1() nF =FG10 nFXSC28 U11 kQ_5% 6LM555CNC410 nF0* kQ_5%8 U2RSI VCCDIS OUTTHR1R1结合图片讲解救 护车警笛电路。C5T 10 nFNDLM555CNU3200 kHzG100 uF图5-27救护车警笛电路教学目标知识目标：了解D/A转

42、换器的逻辑功能；了解A/D转换器的逻辑功能；了解温度传感器的常识。能力目标：掌握仿真测试D/A转换器的逻辑功能；掌握仿真测试A/D转换器的逻辑功能；能使用仿真软 件进行D/A转换器、A/D转换器应用电路的设计。素质目标：具有较扎实的基本功和良好的职业素养，具有较强的独立工作能力和创新精神教学重占数/模转换、模/数转换的基本应用教学难点数/模转换、模/数转换的工作原理教学手段实物演示；教学板书；录像插件；电子课件。教学学时教学内容与教学过程设计项目六 蔬菜大棚温度报警电路的设计与调试任务一 仿真测试D/A转换器的逻辑功能K任务目标能将模拟信号转换成数字信号的电路，称为模/数转换器（简称为A/D转

43、换器或ADC）； 能将数字信号转换成模拟信号的电路，称为数/模转换器（简称为D/A转换器或DAC）O A/D 转换器和D/A转换器已经成为计算机系统中不可缺少的接口电路。本任务就是通过仿真测试 的方式，学习D/A转换器的基本逻辑功能。K知识链接一、D/A转换器的基本原理数字量是用代码按数位组合起来表示的，对于有权码，每位代码都有一定的权。为了将 数字量转换成模拟量，必须将每1位的代码按其权的大小转换成相应的模拟量，然后将这些 模拟量相加，即可得到与数字量成正比的总模拟量，从而实现了数字到模拟的转换。这就是 构成D/A转换器的基本思路。二、倒T形电阻网络D/A转换器了解D/A转换器的 逻辑功能。

44、了解D/A转换器的 逻辑功能。图6-5四位倒T形电阻网络D/A转换器原理 要使D/A转换器具有较高的精度，对电路中的参数有以下要求。（1）基准电压稳定性好。（2）倒T形电阻网络中R和2R电阻的比值精度要高。（3）每个模拟开关的开关电压降要相等。三、权电流型D/A转换器电路原理当输入数字量的某一位代码Di=1时，开关Si接运算放大器的反相输入端，相应的权电 流流入求和电路；当Di=0时，开关Si接地。采用具有电流负反馈的BJT恒流源电路的权电流D/A转换器该电路特点是，基准电流仅与基准电压VREF和电阻R1有关，而与BJT、R、2R电阻无关。 这样，电路降低了对BJT参数及R、2R取值的要求，对

45、于集成化十分有利。由于在这种权电流D/A转换器中采用了高速电子开关，电路还具有较高的转换速度。采 用这种权电流型D/A转换电路生产的单片集成D/A转换器有AD1408、DAC0806、DAC0808等。 这些器件都采用双极型工艺制作，工作速度较高。权电流型D/A转换器应用举例四、D/A转换器的主要技术指标转换精度分辨率分辨率指D/A转换器模拟输出电压可能被分离的等级数。输入数字量位数越多，输出电 压可分离的等级越多，即分辨率越高。在实际应用中，往往用输入数字量的位数表示D/A转 换器的分辨率。转换误差转换误差的来源很多，转换器中各元件参数值的误差，基准电源不够稳定和运算放大器 的零漂的影响等。

46、D/A转换器的绝对误差(或绝对精度)是指输入端加入最大数字量(全1)时，D/A转换 器的理论值与实际值之差，该误差值应低于LSB/2O2 .转换速度建立时间(tset)o建立时间指输入数字量变化时，输出电压变化到相应稳定电压 值所需的时间。转换速率(SR)。转换速率指大信号工作状态下模拟电压的变化率。温度系数温度系数指在输入不变的情况下，输出模拟电压随温度变化产生的变化量。一般用满刻 度输出条件下温度每升高1 C,输出电压变化的百分数作为温度系数。任务二 仿真测试A/ D转换器的逻辑功能K任务目标本任务就是通过仿真测试的方式，学习A/D转换器的基本逻辑功能。知识链接-V A/D转换器的基本原理

47、一般的A/D转换过程是通过取样、保持、量化和编码这四个步骤完成的。取样定理可以证明，为了正确无误地用图617中所示的取样信号vS表示模拟信号vl必须满足fS2f imax了解A/D转换器的 逻辑功能。式中，fS为取样频率;fimax为输入信号vl的最高频率分量的频率。量化和编码在用数字量表示取样电压时，也必须把它化成这个最小数量单位的整倍数，这个转化过 程就称为量化。数字信号最低有效位中的1表示的数量大小就等于。把量化的数值用二进制代码表示, 称为编码。二、并行比较型A/D转换器并行A/D转换器具有如下特点。(1)由于转换是并行的，其转换时间只受比较器、触发器和编码电路延迟时间限制，因此转换速

48、度最快。（2）随着分辨率的提高，元件数目要按几何级数增加。.（3）使用这种含有寄存器的并行A/D转换电路时，可以不用附加取样一保持电路，因为 比较器和寄存器这两部分也兼有取样一保持功能。这也是该电路的一个优点。三、逐次比较型A/D转换器逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压做多次比较，使转换所 得的数字量在数值上逐次逼近输入模拟量的对应值。逐次比较型A/D转换器完成一次转换所需时间与其位数和时钟脉冲频率有关，位数愈少, 时钟频率越高，转换所需时间越短。这种A/D转换器具有转换速度快，精度高的特点。常用的集成逐次比较型A/D转换器有ADC0808/0809系列（8位）、AD5

49、75 （10位）和AD574A （12位）等。四、双积分型A/D转换器双积分型A/D转换器是一种间接A/D转换器。它的基本原理是对输入模拟电压和参考电 压分别进行两次积分，将输入电压平均值变换成与之成正比的时间间隔，然后利用时钟脉冲 和计数器测出此时间间隔，进而得到相应的数字量输出。积分器：积分器是转换器的核心部分，它的输入端所接开关S1由定时信号Qn控制。过零比较器：过零比较器用来确定积分器输出电压vO的过零时刻。.计数器和定时器：它由n+1个接成计数型的触发器FFOFFn串联组成。时钟脉冲控制门：时钟脉冲源标准周期TC,作为测量时间间隔的标准时间。能使用仿真软件 进行D/A转换器、 A/D

50、转换器应用电 路的设计。电路工作过程分为以下几个阶段进行。（1）准备阶段。（2）第一次积分阶段。（3）第二次积分阶段。图6-23双积分型A/D转换器各点工作波形五、A/D转换器的主要技术指标转换精度单片集成A/D转换器的转换精度是用分辨率和转换误差来描述的。1）分辨率分辨率说明A/D转换器对输入信号的分辨能力。2）转换误差转换误差表示A/D转换器实际输出的数字量和理论上的输出数字量之间的差别。常用最 低有效位的倍数表示。2 .转换时间DIP封装SOP封装DIP封装SOP封装SOL封装TSSOP封装PLCC封装910111213图1-8数字集成电路常见的几种封装形式2）数字集成电路的引脚3）数字

51、集成电路技术参数的获得途径（D来自数字集成电路数据手册。（2）来自互联网。互联网上有许多有关电子技术和集成电路的网站，这些网站一般都提供了集成电路的 技术资料、供货情况甚至参考价格等信息，如http:/www. epc. com. cn/、 http :/www. 21 i c. com/等。、在集成电路生产厂家的网站上查找。任务二仿真测试门电路逻辑功能门电路是组成数字电路的基本单元电路，了解了门电路的工作原理和逻辑功能，才能更 好地使用集成逻辑门电路。本任务通过仿真测试的方式学习并掌握集成逻辑门电路的功能和 特点。一、逻辑代数逻辑代数与普通代数一样，也是用字母表示变量，但是变量的取值只有o和

52、1。这里的o 和1并不表示数量的大小，而是两种对立的逻辑状态，例如，“是”与“不是”，“通”与“断二 “高电平”与“低电平”等。（-）基本逻辑关系与逻辑只有当决定事物结果的所有条件全部具备时，这个结果才会发生，这样的逻辑关系称为 与逻辑关系。举例讲解基本逻 辑关系。或逻辑在决定事物结果的所有条件中，只要具备一个或一个以上的条件，这个结果就会发生， 这样的逻辑关系称为或逻辑关系。非逻辑当决定事物结果的条件不具备时，这件事情才会发生，这样的逻辑关系称为非逻辑关系。 （-）逻辑函数的表示方法任何逻辑函数都可以用逻辑表达式、逻辑符号图（简称为逻辑图）、真值表和卡诺图四种 形式来表示。表1-7所示为几种

53、常用逻辑函数的表示方法。（三）逻辑函数表示形式的转换由真值表转换到与或表达式将真值表中每一组使输出函数值为1的输入变量都写成一个乘积项；在这些乘积项中， 取值为1的变量，该因子写成原变量，取值为0的变量，则该因子写成反变量；将这些乘积 项相加，就得到了逻辑函数的与或表达式。由逻辑表达式转换到真值表把函数中变量各种取值的组合有序地填入真值表中（有n个变量时，变量取值的组合有 2n个），再计算出变量各组取值时对应的函数值，并填入表中，就得到了逻辑函数的真值表。转换时间指A/D转换器从转换控制信号到来开始，到输出端得到稳定的数字信号所经过 的时间。不同类型的转换器转换速度相差甚远。其中并行比较A/D

54、转换器转换速度最高，8位二 进制输出的单片集成A/D转换器转换时间可达50 ns以内。逐次比较型A/D转换器次之，他 们多数转换时间在1050 us之间，也有达几百纳秒的。间接A/D转换器的速度最慢，如双 积分A/D转换器的转换时间大都在几十毫秒至几百毫秒之间。六、集成A/D转换器及其应用ADC0804引脚及使用说明ADC0804是CMOS集成工艺制成的逐次比较型A/D转换器芯片。分辨率为8位，转换时间 为100 ns,输出电压范围为05V,增加某些外部电路后，输入模拟电压可为5V。该芯 片内有输出数据锁存器，当与计算机连接时，转换电路的输出可以直接连接到CPU的数据总 线上，无需附加逻辑接口

55、电路。ADC0804的引脚图如图6-24所示。CS120 | ccRD219 | CLKRWR318 1。7CLKIN l_4_17 1INTR516 |N+6ADC080415 I/N-714 IagndEjZI3H。2J REF/212 1 DiDGND10II | D。图6-24 ADC0804引脚图ADC0804在使用时应注意以下几点。(1)转换时序。(2)零点和满刻度调节。(3)参考电压的调节。(4)接地。教学目标知识目标：了解可编程逻辑器件的种类；了解数字电路的发展趋势。能力目标：掌握仿真软件中可编程逻辑器件的识别；能使用仿真软件在仿真中用可编程逻辑器件实现计 数器。素质目标：具有

56、较扎实的基本功和良好的职业素养，具有较强的独立工作能力和创新精神。教学审占认识可编程逻辑器件教学难点可编程逻辑器件简单应用教学手段实物演示；教学板书；录像插件；电子课件。教学学时8教学内容与教学过程设计注 释项目七 用可编程逻辑器件实现计数器任务仿真认识可编程逻辑器件K任务目标专用型集成电路是指按某种专门用途而设计、制造的集成电路，又称ASIC, ASIC器件又 可分为全定制和半定制两大类，可编程逻辑器件可以归为半定制ASIC类。本任务就是通过仿 真的方式，认识可编程逻辑器件。K知识链接一、数字集成电路概述1 .标准集成电路标准集成电路是指逻辑功能固定的集成电路，它具有很强的通用性，其电路的电

57、气指标、 封装等在国内外均已标准化，并印有公开发行的用户手册,供大家选用。SSI、MSI、LSI以及 VLSI中完成基本功能和通用功能的集成电路，如与非门、异或门、触发器、加法器、乘法器、 各类存储器以及通用寄存器堆等，都属于标准集成电路。微处理器这类器件的功能由汇编语言或高级语言编写的程序来确定，也就是说，其结构由用户自己 设置，故具有一定的灵活性。专用集成电路专用集成电路又称为用户定制电路，它可以分为全定制电路(ful I custom circuit)和 半定制电路 (semi custom circuit)。可编程逻辑器件(PLD)具有标准集成电路和半定制电路二者的特征。一方面，它的全

58、功 能集成电路块和标准集成电路一样，不同的生产J家可以生产相同结构和品种的电路，并印有 统一的用户手册，用户可以根据自己的需求来挑选不同的品种。另一方面，用户买到这种集成 电路后不能马上使用，要根据自己的电路设计进行编程，再用专门的编程器将他们“烧制”成 需要的电路。二、可编程逻辑器件的发展20世纪70年代初期:第 种PLD器件 可编程只读存储器(PROM)问世。20世纪70年代中期：出现了可编程逻辑阵列(PLA), PLA同样由一个“与”阵列和一个 “或”阵列组成，但其“与”阵列和“或”阵列都是可编程的。20世纪70年代末期：出现了可编程阵列逻辑(PAL) o20世纪80年代中期：通用阵列逻

59、辑(GAL)器件问世。讲解数字集成电 路。20世纪90年代:产生了在系统编程(ISP)器件。三、可编程逻辑器件的表示方法和基本结构1 .可编程逻辑器件的分类根据可编程逻辑器件问世的时间，我们把PROM. PLAs PAL和GAL称为早期的可编程逻辑 器件，把CPLD及FPGA称为近代的可编程逻辑器件。也有人把它们分别称为低密度PLD和高密 度PLD。PLD产品种类很多。可编程逻辑器件的表示方法PLD的连线方式“”表示该点是固定连接点。“X”表示该点为用户可自定义的编程点。既无“-”也无“X”处，表示该点是断开的，或是在编程时被擦除的。讲解可编程逻辑 器件的表示方法 和基本结构。PLD的输入/输

60、出缓冲器PLD器件中逻辑门电路的表示法多输入端与门。多输入端或门。可编程逻辑器件的结构PLD器件的核心部分是由一个与阵列和一个或阵列组成的。输入数据通过输入电路送到 与阵列并完成与运算，生成乘积项(即与项)；乘积项又送到或阵列中，在或阵列中对各乘积 项进行组合，从而产生与或逻辑(即生成与或逻辑函数)。图7-7 PLD的基本结构1)可编程只读存储器PROM可编程只读存储器(programmable read only memory,简称PROM)是最早的PLD器件，, 它包含一个固定的“与”阵列和一个可编程的“或”阵列，其基本结构图如图7-8所示。h ho2 ot图7-8 PROM结构可编程逻辑