数字电子寄存器解析课件

1、第 6 章 寄 存 器6.1 寄存器的功能与使用方法6.1.1基本寄存器6.1.2移位寄存器6.2 寄存器应用实例6.3 寄存器IC简介6.2.1 产生序列信号6.2.2 用移位寄存器计数6.2.3 用移位寄存器分频内 容 提 要00000 (S0) 1 (S1)000010001100111011111000110011101111“0”“1”6.1 寄存器的功能与使用方法1 . 基本寄存器只具有并行输入和输出功能的寄存器。 超市寄存箱数电寄存器1）临时性 1）暂时性 IDRCIQ0Q0D02）一箱一物性 2）一触发器一信号IDRCIIDRCIIDRCIQ1Q1D1Q2Q2D2Q3Q3D3F

2、F0FF1FF2FF31CP1RD3）统一工作脉冲 4）清零 CP 上升沿时，且 =1,输入端D0-D3送入寄存器。RDRD =0异步清零。 CP不为上升沿时， =1,寄存器保持不变。RD2. 移位寄存器 图6.5 单向右移寄存器同步：各触发器共用一个时钟信号，属于同步时序电路。移位：前一D触发器的输出Q，作为下一D触发器的输入D端。右移：左边触发器的输出Q，与右边触发器的输入D端相连。左移：右边触发器的输出Q，与左边触发器的输入D端相连。单向右移寄存器清零 移位并入并出:IE允许输入控制端串入串出/串入并出状态表输 入现 态次 态注 释DI CP1 1 1 1 0 0 0 01 0 0 01

3、 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输入4个10 0 0 0 1 1 1 10 1 1 10 0 1 10 0 0 10 1 1 10 0 1 10 0 0 10 0 0 0连续输入4个04位右移移位寄存器的状态表三点说明 单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移； n位单向移位寄存器可以寄存n位二进制数码。 n个CP脉冲即可完成n位串行输入，又可从Q0Qn-1端得到并行的n位二进制数码。再用 n个CP脉冲又可实现串行输出操作； 若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。3. 双向移位寄存器 4位双向移位寄存器

4、74LS194输 入输 出 S1 S0 CP DSL DSR DiQ0 Q1 Q2 Q30 1 0 1 1 1 di1 0 1 1 1 0 1 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 074LS194功能表DSR: 右移串行数据输入端DSL: 左移串行数据输入端D0D3:并行数据输入端Q0Q3: 数据输出端D0 D1 D2 D31001CP :时钟输入端（上升沿有效）S0、S1: 工作方式控制端 : 数据清0输入端（低电平清0）RD 并行输入 左移 左移 保持00000 (S0) 1 (S1)000010001100111011111000110011101111“0”“1

5、”6.2 移位寄存器应用实例一 序列脉冲产生电路 序列脉冲发生器输出波形 1.电路是左移还是右移（看哪里）?3.左（右）移的初始串行输入 值从哪来，最初是“0”还是“1”? 2.RD复位后，Q0Q3为何值?4.清零后，第一个CP上升沿来临后， Q0Q3为何值？5. Q3端输出的序列脉冲是什么？0 0 0 01 1 1 1“0”“1”00001000产生序列信号的关键：是从移位寄存器的输出端引出一个反馈信号送至串行输入端。n 位移位寄存器构成的序列信号发生器产生的序列信号的最大长度P=2n。 4 位移位寄存器构成的序列信号发生器产生的序列信号的最大长度是多少？移位型序列信号发生器原理图 图中的反

6、馈逻辑电路由各种门电路构成，其输入为移位寄存器的4个输出端，其输出直接送串行数据输入端。选择合适的反馈组合，可以得到不同长度，不同数值的序列信号。 在图6.7中，如果我们从Q0Q3中取出数据，并对数据进行译码，如图6.10所示，则电路成为一种计数器。6.2.2移位寄存器应用实例二 计数图6.10 用移位寄存器构成的计数器 电路清零以后，随着计数脉冲的到来，数据右移，Q3Q2Q1Q0的数据依次为： 原理概述0000000100110111 1000110011101111共有8种不同的状态，并且构成一个循环。接在寄存器后面的译码器可以对这8种状态译码，得到07共8个数字，显然，上述电路构成8进制

7、计数器。 计数前，如果不清零，由于随机性，随着计数脉冲的到来，Q3Q2Q1Q0 的状态可能进入如下的循环：0100100100100101 1011011011011010原来的译码器无法对这八种状态译码，我们把这种循环称为无效循环。因此，不允许寄存器工作在这种循环状态。 改进电路由寄存器构成的计数器的一般电路如图6.11所示。 图6.11 由移位寄存器构成的计数器的一般电路 为了方便，图6.11中的寄存器仍采用4位双向移位寄存器74LS194。显然可以将图6.11扩展到任意位，采用任意型号的移位寄存器。选择合适的反馈逻辑，可以得到不同长度的计数器。由n位寄存器构成的计数器的最大长度为N=2n

8、-1 当n=4时，反馈逻辑表达式为 当n=8时，反馈逻辑表达式为 6.2.3移位寄存器应用实例三 分频 在数字系统中，常常需要获得不同频率的时钟或基准信号，其方法一般是对系统主时钟信号进行分频。在计数器一章中，我们已讨论了利用计数器实现n分频。既然寄存器可以构成计数器，利用移位寄存器也可以实现分频，包括可编程分频。 固定比分频器 从序列信号发生器的Q3的输出波形，不难发现，Q3 波形的频率恰为时钟波形频率的1/8。显然采用不同的反馈逻辑，可以构成不同的固定比分频器。图6.8 序列脉冲发生器输出波形 可编程分频器 由移位寄存器构成的可编程分频器实用电路 1.S1和S0分别受谁控制？3.Q0（2）

9、=1时，功能？2.Q0（2）=0时，S1/S0? 功能？4.左移时的DSL数据来自哪里？如何移？5. ABC=011,输出的序列脉冲是什么？011000000001110111111101111从Q0（2）输出的数据为：“0”“1”01110110110110111111x11Xx1XXx1110111114分频波形 小结: 74LS138译码器地址输入端A2A1A0（CBA）的取值，决定了分频比，将CBA代表的二进制数转换成十进制数再加1，即为分频系数。 6.3 常用寄存器IC简介 在数字集成器件中，无论是TTL电路还是CMOS 电路，均有多种形式与功能的寄存器，对各种常用接寄存器列表如表6

10、.6表6.6 常用寄存器简介类 型型号（74、54系列）功 能移位寄存器1641651661941952995895955978位移位寄存器（串行输入、并行输出）8位移位寄存器（并行输入、串行输出）8位移位寄存器（串并行输入、串行输出）4位双向移位寄存器（并行存储）4位双向移位寄存器（并行存储、J、K输入）8位双向移位寄存器（3S）8位移位寄存器（3S、并行输入、串行输出）8位移位寄存器（3S、串行输入、串并行输出、输入锁存）8位移位寄存器（串并行输入、串行输出、输入锁存）锁存器1731741752592733733745335345635645735744位D寄存器（3S）6D锁存器（上升沿触发）4D锁存器（上升沿触发）8位可寻址锁存器（电平触发）8D锁存器（