4位加法计数器的VHDL描述_第1页
4位加法计数器的VHDL描述_第2页
4位加法计数器的VHDL描述_第3页
4位加法计数器的VHDL描述_第4页
4位加法计数器的VHDL描述_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、4位加法计数器的VHDL描述EDA技术实用教程 4位加法计数器的VHDL描述 1.1 4位加法计数器 【例5-1】ENTITY CNT4 IS PORT ( CLK : IN BIT ; Q : BUFFER INTEGER RANGE 15 DOWNTO 0 ) ; END ; ARCHITECTURE bhv OF CNT4 IS BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN Q = Q + 1 ; END IF; END PROCESS ;END bhv;1.2 整数、自然数和正整数数据类型整数常量的书写方式示例如下：1 十

2、进制整数0 十进制整数35 十进制整数10E3 十进制整数16#D9# 十六进制整数8#720# 八进制整数 2#11010010# 二进制整数 4位加法计数器的VHDL描述 1.3 4位加法计数器的另一种表达方式【例5-2】 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; USE IEEE.STD_LOGIC_UNSIGNED.ALL ; ENTITY CNT4 IS PORT ( CLK : IN STD_LOGIC ; Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ) ; END ; ARCHITECTURE bhv

3、OF CNT4 ISSIGNAL Q1 : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS (CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN Q1 = Q1 + 1 ; END IF; Q = Q1 ; END PROCESS ; END bhv;1.3 4位加法计数器的另一种表达方式4位加法计数器由两大部分组成：图5-1 4位加法计数器RTL电路 1.3 4位加法计数器的另一种表达方式 4位加法计数器的VHDL描述 图5-2 4位加法计数器工作时序 1.3 4位加法计数器的另一种表达方式 4位加法计数器的VHDL描述 数据类型： 整数类型INTEGER、自然数类型、正整数类型POSITIVE。 BUFFER模式： BUFFER表达特定端口的特定功能，并非是特定的端口结构。 重载函数： 程序包STD_LOGIC_UNSIGNED含有加号(+)和其他运算符的重

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论