集成电路版图设计报告

1、集成电路版图设计实验报告班级：微电子1302班学 号:1306090226姓名：至i艮日期：2016年1月10日一：实验目的：熟悉IC设计软件Cadence Layout Editor 的使用方法，掌握集成电路原理 图设计，原理图仿真以及版图设计的流程方法以及技巧。二：实验内容I.Linux常用命令及其经典文本编辑器 vi的使用：了解Linux操作系统的特点。：熟练操作如何登录、退出以及关机。：学习Linux常用的软件以及目录命令。：熟悉经典编辑器vi的基本常用操作。.CMO或相器的设计和分析：进行cmos反相器的原理图设计。：进行cmos反相器的原理图仿真。：进行cmos反相器的版图设计。.

2、CMOST非门的设计和分析：进行cmos与非门的原理图设计。：进行cmos与非门的原理图仿真。:进行cmos与非门的版图设计.CMOS Dt虫发器的设计和分析：进行cmosDtt发器的原理图设计。：进行cmosDft虫发器的原理图仿真。：进行cmosD发器的版图设计。.对以上的学习进行总结：总结收获学习到的东西。：总结存在的不足之处。：展望集成电路版图设计的未来。三：实验步骤（CMO袤相器）.CMO或相器原理图设计内容：首先建立自己的Library ,建立一个原理图的cell ,其次进行原理图 通过调用库里面的器件来绘制原理图，然后进行检错及修正，具体操作如下：在Terminal视窗下键入ic

3、fb ,打开CIWTooLibrary Manager ；File -Nevw Library ；在name填上Library 名称；选择 Compile a new techfile；键入/0.6um.tf ;File f Ne2 Cell view,在 cell name键入 inv , tool 选择 schematic ,单击 OK点击Schematic视窗上的指令集 AdcHInstance ,出现Add Instance 视窗;通过Browse analogLib 库将要用到的元件添加进来；快捷键W进行元器件之间的连接；快捷键P根据input和output进行引脚的添加并连接；点击

4、各个元器件快捷键q对相关的信息进行标注，如model name width , length ；DesignfCheck and Save,若有错误则原理图上相应部分会闪动，选才C Checkf Find Marker查看错误的原因；DesignfCreate cellview fFrom cellview 产生反相器；点击【artName快捷键q出现属性窗口，根据特性改成相应名字；用add/shape来修饰symbol进行外观的修饰；查错并保存。.CMOS相器原理图仿真在 schematic view 窗口 中选择 tools fanalog environment点击setupfsimul

5、ator/Director/Host来选择仿真工具，一般采用默认即可；点击setupfmodel path来指定所选的模型；添加输入端信号；单击Analysis fChoose选择分析类型以及仿真时间；添加需要测定的引脚；生成网表并仿真；保存仿真文件；.CMOS相器版图设计首先建立自己的文件夹并导入库文件，运行 Cadence在其中建立自己的工艺库、设计库和版图库，再用自己的库打开画版图的界 面。步骤：PSUB NWELLACTIV卧 POLY4NIMD PIM2 CONTACTMETAL1四：实验结果（见附图）五.实验心得设计方法、技巧以及要注意的问题1、连接电路图时，需要注意节点的处理，不

6、能有两条线同时连到一个节点 上，否则在Check时会提示错误，例如“ vdc”的所有“一”极要接地， 就不能把这些连线全部都连接到“ gnd”的一个点上，应该把它们全部分 开。2、同样的，绘制版图时候，对管子的排版要做到心中有数，既不能太分散， 也不能过于紧凑，太分散的话，整个图面看起来就太空旷，太紧凑的话， DRC的时候容易产生太多的白色交叉线，事后调整排版，就又得花费不 必要的时间了。3、版图绘制的过程中，要尽量避免不同材料之间的交叉重叠，过多的重叠 就太影响美观，当然，避无可避的时候，要灵活的进行排版，注意控制 交叉材料的长度与宽度，总之，我们的版图一定要尽可能漂亮。总结掌握cadenc

7、e的使用，的确花费了我好长的时间，为了这个实验，我仔仔细细的看了 cadence使用手册，但是我发现按照使用手册的操作，有些步 骤不能够顺利进行下去，所以我在网上下载了好多关于版图设计的课件、 cadence使用介绍，也在实验室学长学姐们的指导下，最终完成了一个很简 单的异或门实验。电路图的连接需要我很仔细很仔细，哪一根线对应哪一个管子，节点之 间的处理，不容一点疏忽，同样，版图绘制中，接触孔的设置，相同材料的 衔接，接触孔的完全覆盖，阱与高低电平之间的连接，都是注意点。每个PMOS管的衬底接电源，每个 NMOS的衬底接地，否则 CHECK 结果中会有 Warning。定义各个端口信号时，要尽

8、可能的把相同端口连接到一起，尽可能少做 一些“Pin”，例如这里我做的虽然有 8根MOS管，但是输入信号仅仅是两 个，我就没必要把每一根管子都定义输入信号，两个“ Pin”就足以了，太多 的话，就需要给每一根管子都加脉冲电平（vpulse）,这样就太混乱了。每个PMOS管的衬底接电源，每个 NMOS的衬底接地，否则CHECK结果 中会有Warning。在学习和使用cedence的过程中，不仅让我们初步体会到了版图设计的 基本过程，同时也让我们体会到版图设计的艰辛。验证时出现的一系列的错 误摆在面前时，尤其是DRC验证过程中一次次出现的大片 errors,我曾经觉 得很失望，但是我没有放弃验证，

9、从每一步耐心的检验错误，最终得到成功， 那种喜悦的心情更加令人难忘。总而言之，这个过程让我收获了许多。 发展趋势：在集成电路（IC）发展初期，电路设计经历了从器件的物理版图设计到集成 电路单元库的出现，使得集成电路设计从器件级进入逻辑级， 这种设计思想使得 诸多电路和逻辑设计师能够直接参与集成电路设计，极大地推动了IC产业的发展。尽管IC的速度高、功耗小，但由于 PCBfe中IC芯片之间的连线延时、PCB 板可靠性以及重量等因素的限制，整机系统的性能受到了极大地限制。目前随 着微电子制造技术的发展，21世纪的微电子技术将从目前的 4G时代逐步向3T 时代迈进。正是在需求牵引和技术推动的作用下，

10、出现了将整个系统集成在一个或几个 微电子芯片上的集成系统（IS）或系统芯片（SOC概念。从分立元器件到集成 电路，再由集成电路过渡到系统集成。它不仅是技术的革新，同时也是时代的进 步。它对微电子技术的推动作用将不亚于自 20世纪50年代末快速发展起来的集 成电路技术。微电子技术从IC向IS转变不仅是一种概念上的突破，是信息技术 发展的必然结果，它必将导致又一次以微电子技术为基础的信息技术革命，21世纪的今天将是IS技术真正快速发展的时代。鉴于集成电路IS技术的发展，随着技术水平的不断提高版图设计也在不断 升级。由一开始的手工绘制、检测到人工平台绘制、检测再到智能平台绘制、 DRC/LVS?能检测。而在刚刚结束的版图设计课中，老师告诉我们现在制作版图 的公司都有自己的标准单元库，从基本的 Cell、MO卸元到反相器、定时器、力口 法器的基本器件版图都囊括其中，很多简单集成电路版图都不用设计人员亲自动 手画，直接从自己的单元库中调用就行，当然各公司标准单元库的规模不一样， 规模较大、体系较完善的公司其标准单元库就越丰富，涵盖的标准单元也