实验三实验报告利用MSI设计组合逻辑电路

1、实验三实验报告利用M口设计组合逻辑电路实验三利用MSI设计组合逻辑电路实验报告计科一班一、实验目的：i熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。2掌握用MSI设计的组合逻辑电路的方法。二、实验仪器及器件：i数字电路实验箱、数字万用表、示波器。2器件：74LS、X1,74LS197X1,74LS138X1,74LS151X1三、实验预习：仔细阅读实验原理，有疑问处做好记号，查阅相关资料列真值表推导设计出实验内容中电路的实现四、实验原理：详细内容参见实验课本五、实验内容：、用八选一数据选择器设计一个函数发生器电路它的功能如表（四）所示。待静态测试检查电路工作正常后，进行动态

2、测试。将S连接成十六进制作为电路的输入信号源，用示波器观察并记录、S、S、的波形。表（四）函数发生器功能表*Y00AB01A+B10AB11A设计过程：5：50AB000000001000100001110100001011011010111110000100111Q10110110110011101111100111j02数据选择器151的输出丫，的表达式为：Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7而由真值表可以导出丫的表达式为：Y=S1S0A*0+S1S0AB+S1S0AB+S1S0A

3、*1+S1S0AB+S1S0AB+S1S0A*1+S1S0A*0令A2=S1,A1=S0,A0=A,即可得到：D0=D7=0;D1=D2=D4=B;D3=D6=1;D5=B.将74LS197链接成十六进制作为电路的输入信号源后，令S1,S0,A,B分别接入QD,QC,QB,QA的信号。逻辑图如下:实验过程:RJ-成PC:J壬方-BeEgQTQZgJ1闻n-Q33JR_hFIifla!至静态测试检查表示电路正常工作。实验记录的波形对比如下。a.CP&S1由图可知CP的频率为S1的16倍，符合真值表所显示的变化LLL尸护厂LL厂LLLLLL尸护厂LL厂LLLb.S0&S1由图可知SO的频率为S1的

4、两倍，且S1在SO的下沿发生跳变，符合真值表显示的变化由图可知，A的频率为S1的4倍，符合真值表显示的变化d.B&S1由图可知，B的频率为S1的8倍，符合真值表显示的变化由图可知，丫符合真值表所显示的变化。由以上波形对比图可得波形总图如下：由图可知，所得波形图符合真值表对应变化S1so2、数据分配器与数据选择器功能相反。它是将一路信号送到地址选择信号指定的输出。如输入为D,地址信号为A、B、C,可将D按地址分配到八路输出FO、F1、F2、F3、F4、F5、F6、F7。其真值表如表（五）所示。试用3线.8线译码器74LS138实现该电路。将74LS197连接成八进制作为电路的输入信号源，将QDQ

5、CQB分别与A.、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0-F7的波形。（提示：将74LS138附加控制端S1作为数据输入端，同时令S2=S3l=0,A2A1A0作为地址输入端，即可将S1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。）表（五）数据分配器真值表ABC再匸%再Hif6F&F.000yI1111I10011D+1111I10101ID11111011111DJ111110:1I111I110111111I111u1I1111Dh11111111111D1设计过程：QC,B=QB,C=QA即可得到所要求的数据分配器。

6、由译码器工作原理及数据分配器真值表可知，在本实验中可令A=设计逻辑图如下所示。tbt.Fl.u=-rjI：实验过程：静态测试检查表示电路正常工作。实验记录的波形对比如下。a.A&CP由图可知，CP的频率为A的8倍。b.A&C由图可知，C的频率为A的4倍。由图可知B的频率为A的2倍d.A&F0由图可知，波形符合真值表所显示的变化由图可知，波形符合真值表所显示的变化f.A&F2由图可知，波形符合真值表所显示的变化g.A&F3由图可知，波形符合真值表所显示的变化由图可知，波形符合真值表所显示的变化i.A&F5由图可知，波形符合真值表所显示的变化由图可知，波形符合真值表所显示的变化由以上波形对比图可得

7、波形总图如下：由图可知，所得波形图符合真值表对应变化TOC o 1-5 h z HYPERLINK l bookmark4-r-_LTLnLrL-_L片IIip-BFZF3|_J幵|_J|F5F53、制作一个AU，实现一个四输入两输出的全加器、全减器玉中S是控制位，当S为低电平（0）时讲行加法运算，当S为高电平（1）时进行减法运算。A、B、C分别为被加（减）数、加（减）数与低位对本位的进（借）位。输出E、F为本位的计算结果和本位对高位的进（借）位。设计过程：列出真值表如下：sAEcEF000D00000110001D100011010100100101010110010111111000D01

8、D0111101011101101i100J011010Di11D0D111111对真值表釆用卡诺图化简后可以得到E、F的逻辑表达式：E=ABCF=（SA）（B+C）+BC实验中考虑釆用74LS197的十六进制输出QD、QC、QB、QA来分别作为S、A、B、C。参考书上的相关例子，可以用74LS151或74LS138实现E的输出，而F的输出可通过异或门（使用74LS86）、或门（74LS32）、与门（74LS08）的组合来实现。a使用74LS138实现E令A2、A1、A0分别接QC、QB、QA,输出Y1、Y2、Y4、Y7使用74LS20进行与非运算，得到输出E。逻辑图如下：rurclm-CQgb使用74LS151实现EE=ABC*0+ABC*1+ABC*1+ABC*0+ABC*1+ABC*0+ABC*0+ABC*1所以对于74LS151,令A2、A1、A0分别接QC、QB、QA,则D0=D3=D5=D6=0,D1=D2=D4=D7=1,输出的W即为E。逻辑图如下：实验过程:LUAU1i-iV静态测试检查表示电路正常工