微机原理及应用：第06章 IO接口及并行接口8255A

1、第 六 章 I/O接口和8255A6.1 I/O接口6.28255A的工作原理6.38255A的应用学习目的通过对本章的学习，您应该能够达到下列要求： 端口的功能、种类、编址方式 CPU与外设交换数据 查询式传送软硬件设计 总线的概念、分类，PC总线 重点与难点输入缓冲、输出锁存的概念CPU与外设交换数据的方式查询方式 6-1 I/O接口一、I/O接口的功能1、采用I/O接口的必要性计算机目的是进行信息处理，需要输入原始信息并输出运算结果，需要输入/输出外部设备。外设种类多：机械、电子、电动等，信息格式、内容多种多样。速度不匹配：高速硬盘，低速打印机，键盘。信号电平不匹配：CPU为TTL电平，

2、外设有DC24V继电器、AC220V接触器等。信号格式不匹配：CPU为8/16位并行总线，外设有串行、并行、数字信号、模拟信号。时序不匹配：外设有自己的操作逻辑，不同于CPU2、接口的功能设置数据缓冲以解决速度不匹配：在CPU与外设之间设置缓冲区，发送方可把数据存放在缓冲区中，接收方再从缓冲区中读取数据。CPU与外设交换数据不必总是联合进行，增加灵活性。设置电平转换电路：实现TTL电平与外设信号电平之间的转换，例如RS-232设置信息转换逻辑以满足对各自格式的要求：例如A/D转换器、D/A转换器、总线控制器设置时序控制电路来同步CPU和外设的工作：设计握手信号（准备好、出错）提供地址译码电路：

3、多个外设、多个端口的区分。二、简单的输入输出接口芯片1、缓冲器74LS244和74LS245输入缓冲的概念：考虑CPU从1#、2#、3#三个外设读取数据。1#2#3#CPU总线当CPU读取1#的数据时，要求2#、3#不能影响总线上的数值，即要求2#、3#与总线之间处于高阻状态，同时1#的数据要正确传送到总线上。CPU与输入外设之间的三态门就是输入缓冲器，其输入是专用的，但输出是共用的。（1）74LS244双4单向缓冲器，输入端为1A11A4、2A12A4，输出端为1Y11Y4、2Y12Y4。两个使能控制引脚1G、2G，1G=01Y=1A，1G=11Y与1A之间为高阻态。2G=02Y=2A，2G

4、=12Y与2A之间为高阻态。（2）74LS245（类似Intel 8286）8位双向缓冲器，输入/输出端为A1A8、B1B8。一个使能控制引脚G，G=0A1A8=B1B8，G=1A1A8与B1B8之间为高阻态。一个传送方向控制引脚DIRDIR=1AB，DIR=0AB2、锁存器74LS373输出锁存的概念：1#2#3#CPU总线（公用）1#专用2#专用3#专用当CPU写数据到1#时，要求不能影响2#、3#的专用信号数值，即要求2#、3#能保持原来的数值，这就要求接口具有锁存功能。从接口角度看，锁存器用于一个公用输入信号多个专用输出信号的情况下。OEGDO0111（直通状态，O = D）0100（

5、直通状态， O = D）00X锁存值，G下降沿对应的D值1XX与内部线路间为高阻态2、锁存器74LS373具有三态功能的8D锁存器，输入端为1D8D，输出端为1O8O。一个输出使能控制引脚OE一个输入控制引脚G（数据打入线）三、 I/O端口及其编址方式1.I/O端口I/O端口是外设接口电路中CPU访问的寄存器。CPU通过对端口的访问来实现对外设的访问。根据所存内容不同，接口电路包含以下几种端口：数据端口：存放外设与CPU之间要交换的数据，通常为1个字节或1个字。状态端口：存放外设的当前状态，通常有准备好、出错、忙等。命令端口：也叫控制端口，存放CPU对接口电路的行为逻辑的控制信息，通常有方式控

6、制字、操作控制字。每个端口存储一个字节数据，地址相邻的两个字节端口可以组成一个字端口，低地址存放地字节，高地址存放高字节。端口的访问用输入输出指令INAL，portINAX，port OUTport，ALOUTport，AX INAL，DXINAX，DXOUTDX，ALOUTDX，AX访问外设的IN/OUT指令与访问存储器的MOV指令硬件的区别在于：M/IO（对8086）、IO/M（对8088）。2.I/O端口编址方式CPU通过地址信息区分不同的端口，接口电路中要有地址译码功能。CPU有两种处理端口地址的方法：统一编址、独立编址。存储器映象编址：把每个I/O端口当作一个存储器单元，并与存储单元

7、统一编址。所有访问存储器的指令都可访问I/O端口。地址译码电路简单，占用存储器地址空间。例如：MC6800，51系列单片机。I/O独立编址：把所有I/O端口组成I/O端口空间，与存储器空间相互独立。用独立的I/O指令访问I/O端口。地址译码电路复杂，不占用存储器地址空间。例如：INTEL 8088/8086在 8088/8086 系统中，I/O端口空间使用低16位地址信号A0A15，总共64kB，而存储器空间使用20位地址信号，总共1MB。8086使用M/IO（8088用IO/M）控制信号来区分I/O端口空间与存储器空间。四、 CPU与外设间的数据传输方式1.程序控制方式CPU与外设接之间的数

8、据交换完全在程序控制下实现，包括无条件传送和条件传送两种方式。(1)无条件传送：CPU直接用 IN 指令从外设读取数据，直接用 OUT 指令向外设发送数据。要求外设总是已经准备好数据，总是准备好接收数据。用于简单的外设，如显示、按键。按键、开关输入接口1Y1 1A11Y2 1A22Y4 2A41G 2GD0D1D7M/IO CS RD+5VK1K2K8INAL，port1G = 2G = 0K1K8ALINM/IO=0，RD=0Port地址译码后CS=074LS244最小模式下的总线写操作ALESTB把地址信息A0A19从复用总线上提取出来加以保持八段码输出接口1D 1Q2D 2Q 8D 8Q

9、 CLKD0D1D7M/IO CS WRL1L2L8OUTport，ALAL L1L8OUTM/IO=0，RD=0Port地址译码后CS=0CLK = 74LS273DATA SEGMENT；显示段码表SEGTABDB 3FH,06H,5BH,4FHDB 66H,6DH,7DH,07HDB 7FH,6FH,77H,7CH,DB 39H,5EH,79H,71HBUFDB6 DUP (？)DATA ENDS；端口号SEG_PORTEQU0640HDIG_PORTEQU0600HDISPLAY:PUSHAXMOV SI, 05 ; 指针初值MOV AH, 0DFH; 位码初值DSPLP1 :MOVA

10、L, BUFSIMOV BX, OFFSET SEGTABXLATMOVDX, SEG_PORT ；送段码OUTDX, ALMOVDX, DIG_PORT ；送位码MOVAL, AHOUTDX, ALCALLDELAY;DEC SIRORAH, 1；显示下一位JCDSPLP1POPAXRET ; 每位都显示过(2)条件传送（查询传送）一般而言，CPU应该在外设准备好数据以后才读取数据，应该在外设准备好接收数据以后才发送数据。传送数据前，CPU应该查询外设的当前状态，等到外设准备好以后才开始传送。除数据端口以外，接口电路还需要另有一个状态端口以存放外设的当前状态，CPU线先读取该端口以判断外设是

11、否准备好。输入时，数据准备好信号由外设置位，由CPU读数据操作复位。输出时，忙信号由CPU写操作置位，由外设复位。输入设备输入锁存器输入缓冲器RD QC+5V地址译码RDM/IOCS2CS1A15A0D0READY查询式输入接口电路D7D0STB查询式输入程序流程图初始化读入状态准备好？读入数据A数据缓冲区完毕？结束NN查询式输入程序清单MOVBX，0；地址指针MOVCX，COUNT_1；要输入的字节数READ_S1：INAL，STATUS_P；读状态端口TESTAL，01H；查询准备好信号JZREAD_S1；没有好，循环等待INAL，DATA_P；准备好，读取数据MOVBUF1BX，AL；数

12、据存入缓冲区INCBX；修改指针，指向下一个字节LOOPREAD_S1；未传送完毕，继续传送；传送完毕，执行后续指令输入设备8位锁存器8位缓冲器D R QC+5V地址译码RDRDM/IOCS2CS1A15A0D0READY查询式输入工作流程D7D0选通信号外设准备好发选通信号正脉冲，使数据进入锁存器；D触发器反转Q=D=1。IN AL，DATA_P 使得M/IO=0、CS2=0、RD= 0、缓冲器打开，数据进入AL中，同时R=0清除D触发器， READY=Q =0IN AL，STATUS_P 使得M/IO=0、CS1=0、RD=0、三态门打开，READY=1进入AL中的D0。输出设备输出锁存器

13、 CR DQ+5V地址译码RDWRM/IOCS2CS1A15A0D1Busy查询式输出接口电路D7D0ACKOBFCPU与外设间的DMA传输方式(1)、DMA方式的提出在程序控制方式下，外设与内存之间的数据交换要通过累加器中转，至少需要一条IN/OUT指令与一条MOV指令，还有修改指针、计数器的指令，不可能快速传递。在大多数系统中，硬件操作速度远高于指令执行时间，若不经过CPU中转，在内存与外设之间直接传送数据，则可获得很高的传送速度，称为直接存储器存取方式。DMA方式常用于与高速外设之间一次传送大量数据的场合，如磁盘操作，需要DMA控制器才实现。地址总线数据总线控制总线HOLD HLDA（2

14、） DMA工作原理存储器外设地址总线数据总线控制总线控制总线HRQ HLDADREQ DACKCPU外设通过DREQ向DMAC请求DMA操作，DMAC据此向CPU发出HREQ信号。CPU收到HOLD信号，执行完当前指令，进入总线响应周期，释放总线使CPU内部与三总线之间处于高阻状态，并给出总线保持应答HLDA。DMAC收到HLDA以后，接管总线撤销其内部电路与三总线的高阻状态，向存储器输出地址信息，确定传送数据单元，发DACK到外设。外设收到DACK后，即准备好收发数据。DMAC控制数据传送过程。传送完毕，DMAC撤销HREQ，CPU接管总线，撤销HLDA，DMAC再撤销DACK，结束。（2）

15、 DMA工作原理五、 PC机 I/O 端口地址分配0000001F0020003F0040005F0060007F0080009F00A000BF008001FF32字节320字节32字节32字节32字节32字节32字节0000000F8237A5 DMA控制器002000218259A 中断控制器004000438253A5 定时/计数器006000638255A5 并行接口芯片00800083DMA 页面寄存器00A000BFNMI 屏蔽寄存器02000200020F游戏控制口02100217扩展部件021802F7未用02F802FF异步通信卡（第二个）0320032F硬盘适配器0330

16、0377并行打印机未用0300031F实验卡0380038F039003AF03B003BF03C003CF03D003DF03E003EF03F003F703F803FF03FF0378037FSPLC通信未用单色显示器 / 打印机未用未用彩色/ 图形显示卡软盘适配器异步通信卡（第一个）6.2 可编程并行接口8255A 8255A是INTER系列的并行接口芯片。它是可编程的，可以通过软件来设置芯片的工作方式。CPU接口外设一、8255A的结构和功能1数据端口A、B、C8255A内部包含3个8位的输入输出端口A、B和C，用于与外设交换数据或进行通信联络。端口A包含一个8位的数据输入锁存器和一个

17、8位的数据输出锁存器缓冲器，因此A口作输入、输出可以同时锁存数据。端口B包含一个8位的数据输入输出锁存器和一个8位的数据输入缓冲器，输出数据可以锁存，输入数据也可锁存，但输入/输出不能同时锁存。端口C包含一个8位的数据输入缓冲器和一个8位的数据输出锁存器，无输入锁存功能，当它被分成两个4位端口时，每个端口有一个4位的输出锁存器。2、A组和B组控制逻辑8255A的端口A和端口C的高4位(PC7PC4)由A组控制逻辑管理，端口B和端口C的低4位(PC3PC0)由B组控制逻辑管理。这两组控制电路都从读/写控制逻辑接受命令信号，从内部数据总线接收控制字，然后向各有关端口发出相应的控制命令，控制每个端口

18、的工作方式。还可以根据CPU的命令字对端口C的每一位按位进行置位或复位。3、数据总线缓冲器双向三态的8位缓冲器，用作8255A和系统数据总线之间的接口。当片选信号 CS=0 时，通过这个缓冲器和与之相连的8位数据总线D7D0，从CPU接收的数据或控制字，向CPU传送外设的数据或状态信息。当片选信号 CS=1 时，数据总线缓冲器与外部总线D7D0之间为高阻状态，即电气隔离状态；RESET：复位信号，低电平有效。D7D0 ：和数据线相连。CS：芯片选择信号，低电平有效。RD：芯片读出信号，低电平有效。WR：芯片写入信号，低电平有效。A1、A0：端口选择信号。A1A0=00,选中端口A;A1A0=0

19、1,选中端口B;A1A0=10,选中端口C;A1A0=11,选中控制端口;4、读写控制信号A1A0操 作00001端口A数据总线00101端口B数据总线01001端口C数据总线01101非法状态00010数据总线端口A00110数据总线端口B01010数据总线端口C01110数据总线控制字寄存器0XX11数据总线高阻态1XXXX二、 8255A的控制字8255A控制字分为两类。 芯片各端口的方式选择控制字，它可以使8255A的3个数据端口工作在不同的工作方式。 C端口置位/复位控制字，它可以使C端口中的任何一条口线进行置位或复位，而不影响其他各位的状态。0 D7 D6 D5 D4 D3 D2

20、D1 D01=置10=置0端口C置1/0控制字0 0 0 PC00 0 1 PC10 1 0 PC20 1 1 PC31 0 0 PC41 0 1 PC51 1 0 PC61 1 1 PC7端口C置1/0控制字例1：设A端口工作方式0，输出， B端口工作于方式0，输入。 方式选择控制字： 1 0 0 0 1/0 0 1 1/0 =10000010=82H 方式选择A口方式0A口输出C口高位不用B口方式0B口输入C口低位不用例2：设8255A的控制口地址为00EEH，要求对端口C的PC7置1，则控制字00001111B=0FH，要求对端口C的PC3置0，控制字为00000110B=06H。下面的

21、程序可以实现上述要求： MOV AL , 0FH ;对PC7置1的控制字 MOV DX , 00EEH ;控制口地址送DX OUT DX , AL ;对PC7置1操作 MOV AL , 06H ;对PC3置0的控制字 OUT DX , AL ;对PC3进行置0的操作三、8255A的工作方式和C口状态字1.方式0-基本输入输出方式适用于不需要用应答信号的简单输入输出场合。在这种方式下，A口和B口可作为8位的端口，C口的高4位和低4位可作为两个4位的端口。这4个端口中的任何一个可作输入或者输出，从而构成16种不同的输入输出组态。在实际应用时，C口的两半部分也可以合在一起，构成一个8位的端口。这样8

22、255A可构成3个8位的端口，或两个8位、两个4位的端口。 CPU与这些端口交换数据时，可以直接用输入指令从指定端口读取数据，或用输出指令将数据写入指定的端口。由于输入不能锁存，在用IN指令读取数据时，所得到的数据是信号有效时端口线上的状态。在输出方式下，用OUT指令把CPU的数据写入端口时，信号把数据锁存到该端口的输出锁存器中，输出口线上的数据会一直保持不变，直到再次改变锁存器的值为止。 2方式1选通的输入输出方式A口和B口均可工作于输人或输出方式，这两个8位数据口的输入、输出数据都能锁存。 C口被定义为A口、B口的联络信号，PC0PC2作端口B的状态和控制线，PC3PC7作端口A的状态和控

23、制线，用于提高数据交换性能。方式1下输入、输出的操作时序与引脚定义不同。 在采用中断方式进行输入/输出的场合，如果外部设备能为8255A提供选通信号或着数据接收应答信号，则通常使用8255A的端口工作方式1的情况。 1)方式1输入 STB（ Strobe）选通信号，低电平有效，它是由外设送给8255A的。当该信号有效时，8255A将外部设备通过端口数据线PA7PA0或PB7PB0输入的数据送到对应端口的输入锁存器中。 IBF（ Input Buffer Full ）：输入缓冲器满信号，高电平有效，8255A输出给外设的应答，要求外设不能再送数据。 INTR（Interrupt Request）

24、：中断请求信号，高电平有效，8255A输出给CPU的中断请求信号。只有当STB、IBF和INTE三者都高时，INTR才能被置为高电平。 INTE（Interrupt Enable）：中断允许信号，为1时，使端口处于中断允许状态，而为0时，使端口处于中断屏蔽状态。没有外部引出脚。用软件才能使这两个触发器置或清0。INTE_A由C口按位操作控制字通过对PC4位的置位/复位来控制，INTE_B通过PC2位控制。例：MOVAL，0000 1001BOUTCTRL_PORT，AL；INTEA1 RDPA7PA0INTE APC4PC5PC3PC6.PC7I OINTRAIBFASTBA来自外设的选同信号

25、输入端去外设的输入缓冲区满信号送往8259A的中断请求信号中断允许信号,INTE由置位STB(PC4)操作置“1”A口方式1输入有关信号的规定10111/0 D7 D6 D5 D4 D3 D2 D1 D0方式1PC7.PC61=输入0=输出端口A输入111 D7 D6 D5 D4 D3 D2 D1 D0端口B输入方式1 RDINTE BPC2PC1PC0PB7PB0STBBIBFBINTRBB口方式1输入有关信号的规定选通信号输入端，来自外设输入缓冲区满信号，送往外设送往8259A的中断请求信号中断允许信号,INTE由置位/复位STB(PC2)操作置1/0方式1输入选通输入时序方式 1 输入

26、C 口状态字在方式1下，CPU用输入指令对C口进行读操作得到C口状态字，其中存有端口C的握手信号的状态。B组方式1输入状态字为：A组方式1输入状态字为：2）方式1输出 OBF（Output Buffer Full）输出缓冲器满信号，低电平有效，输出。当它为低电平时，表示CPU已将数据写到8255A的指定输出端口，即数据已被输出锁存器锁存，并出现在端口数据线PA7PA0或PB7PB0上，通知外设可将数据取走。 ACK（Acknowledge）：外设的应答信号，低电平有效，由外设送给8255A。当它为低电平时，表示CPU输出到8255A的A口或B口的数据已被外设接受。 INTR（Interrupt

27、 Request）：中断请求信号，高电平有效，8255A输出给CPU的中断请求信号。只有当ACK、OBF和INTE三者都高时，INTR才能被置为高电平。 INTE（Interrupt Enable）：中断允许信号，为1时，使端口处于中断允许状态，而为0时，使端口处于中断屏蔽状态。没有外部引出脚。用软件才能使这两个触发器置或清0。INTE_A由C口按位操作控制字通过对 PC6 位的置位/复位来控制，INTE_B通过 PC2 位控制。 10101/0 D7 D6 D5 D4 D3 D2 D1 D0方式1PC4.PC51=输入0=输出端口A输出A口方式1输出有关信号的规定WRPA7PA0INTE A

28、PC3PC6PC7PC4.PC5I OINTRAOBFAACKA输出缓冲区满信号，去外设外设响应信号,来自外设中断请求信号中断允许信号,INTE由PC6(ACKA)置“1”,INTR有效110 D7 D6 D5 D4 D3 D2 D1 D0端口B输出方式1WRINTE BPC0PC2PC1PC7PC0ACKBOBFBINTRB中断允许信号,INTE由ACKB(PC2)置“1”,INTR有效输出缓冲区满信号，高电平有效外设响应信号,是外设送给8255A的中断请求信号B口方式1输出有关信号的规定方式1输出选通输出时序方式 1 输出 C 口状态字在方式1下，CPU用输入指令对C口进行读操作得到C口状

29、态字，其中存有端口C的握手信号的状态。B组方式1输出状态字为：A组方式1输出状态字为：只有A口可以工作于这种方式，此时B口仍可工作在方式0或方式1；在方式2下，通过8位端口线PA7PA0，CPU既可以把数据传送到外设，又可以接收外设送过来的数据，而且输入和输出数据均能锁存； 在方式2时，端口C的高5位(PC3PC7)用作A口的联络控制信号；方式2看成是A口方式1输出和方式1输入的结合，但输出操作时与方式1输出有区别。3、方式2双向传输方式 D7 D6 D5 D4 D3 D2 D1 D011端口A方式B组方式0=方式01=方式1PC2PC01=输入0=输出端口B1=输入0=输出方式2的方式控制字

30、PC2PC0PC4PC5PC6PC7PC3 INTE1 INTE2I O IBFA STBA ACKA OBFA INTRAWRRDPA7 PA0方式2的控制信号输出缓冲区满信号外设收到数据,发响应信号外设准备好数据,发选通信号8255A收到数据,向外设发输入缓冲区满信号方式2时序方式2状态字 注：方式2下，输入、输出都可能通过同一个INTR向CPU提出中断请求，因此在检测到INTR有效时，应该通过查询OBF、IBF状态位，以判断是输出中断还是输入中断。例：方式0、方式1输入假设8255A的A、B、C、控制端口地址分别为70H、71H、72H、73H， PA7PA0分别与PB7PB0对应连接，

31、PC4与PC0连接，PC3、PC5都悬空。问：执行以下程序段，缓冲区BUF的三个字节内容？把第二条指令中的立即数改为10011000B，缓冲区BUF的三个字节内容？START:MOVBX，0000HMOVAL，10111000B; OUT73H，ALMOVAL，01HOUT73H，AL ；PC0=1MOVAL，00HOUT73H，AL ；STB=0MOVAL，88HOUT71H，AL；INAL，70HMOVBUFFERBX，ALINCBXMOVAL，01HOUT73H，AL ；STB = 01INAL，70H ；MOVBUFFERBX，ALINCBXMOVAL，77HOUT71H，AL；INA

32、L，70H；MOVBUFFERBX，AL（一） 如何检测是否有键按下？把所有行线都输出低电平；当所有按键都没有按下时，所有列线都不与行线连接，而是通过上拉电阻直接挂在+5V，这时读取列线只能得到高电平，PA3PA0=1111。如果至少有一个键按下，则PA3PA0中至少有一个是0。把行线全定为低电平，再比较列线是否都是高电平，就可知是否有键按下。（二）按键扫描码当有键按下时，采用逐行检查的方法来确定按下的按键。检查第r行时，只把该行线设为低电平，其余行线都是高电平，然后读取列线的状态。如果列线都是高电平，则该行上的按键都没有被按下；如果第c条列线等于低电平，则可确定第r行、第c列交叉处的按键被按

33、下。并称此时的行线、列线状态为行码、列码，把行码放在前，列码放在后，形成按键扫描码，它表示按键的行列位置。例如，按键“9”在第3行、第2列，其扫描码为1101 1011=DBH。这种依次按行检查的方法称为行扫描法。（三）键值按键扫描码表示了按键在矩阵中的位置，并不表明按键功能含义。例如，按键“7”，它的扫描码为BEH，其功能却是数字“7”，称其键值为“7”。在矩阵键盘中，按键的扫描码是唯一确定的，但每个按键的键值可能有不同的定义。为了便于实现从扫描码到键值的转换，根据键值从小到大的顺序，依次存放按键的扫描码，形成按键扫描码表。获得按键扫描码后，把它与表中的数据依次比较，相等时对应的顺序号就是该键的键值。（四）按键的抖动与处理由于机械触点的弹性作用，按键开关在闭合及断开的瞬间均伴随有一连串的抖动，抖动时间的长短由按键的机械弹性决定，一般510ms；抖动表现为电平高低多次变化，可能使1次按键操作误认为多次操作；在检测到有键