电工与电子技术基础12-门电路和组合逻辑电路课件

1、第12章 门电路和组合逻辑电路本章要点 本章主要介绍逻辑代数基础、集成TTL门电路和CMOS门电路、组合电路的分析和设计、常用组合逻辑部件及应用。重点掌握逻辑函数的四种表示形式、公式法及卡诺图法化简逻辑函数；会分析和设计简单的组合逻辑电路；掌握集成3线8线译码器、4选1数据选择器、8选1数据选择器的功能及应用。 现在最时兴的互联网+，机器人技术，就少不了数字部件作为前端 你知道吗电子技术的发展，特别是计算机技术、数字通信技术的发展，渗透到先进行业的各个领域。电子技术的应用领域主要是数字系统，模拟系统应用日渐萎缩。原因：数字系统抗干扰能力强，工作稳定，便于设计。 电子电路按所处理的信号不同，分为

2、模拟电路（电信号为随时间连续变化的模拟信号）和数字电路（电信号为不连续的脉冲信号）两大类。前面几章讨论的放大电路等都属于模拟电路，从本章开始，将讨论数字电路 。与模拟电路相比，数字电路具有如下特点： (1) 数字电路采用两值信息来表示脉冲的有、无；电平的高、低；其对应于电子元件（二极管、三极管、MOS管）工作于开关状态，即导通与截止两种状态。分别用0、1两个数码表示。(2)数字电路只要能反映两种不同的状态即可，故电路参数允许有较大的变化范围。(3) 数字电路分析的是输出与输入之间的逻辑关系，分析工具是逻辑代数。逻辑关系的描述可以用逻辑表达式、真值表、逻辑图和波形图等。在组合逻辑电路中，任何时刻

3、的输出信号仅与该时刻的输入信号有关，而与信号作用之前的状态无关，电路没有存贮和记忆功能，其最基本的单元是门电路。 在时序逻辑电路中，任何时刻的输出信号，不仅与该时刻的输入信号有关，而且与电路原来的状态有关，具有存贮与记忆功能，其最基本的单元是触发器。 本章讨论门电路和组合逻辑电路，下一章将讨论触发器与时序逻辑电路。 根据逻辑功能的不同特点，可以将数字电路分为组合逻辑电路和时序逻辑电路。12.1.1 逻辑代数的基本运算 逻辑代数又称为布尔代数或开关代数。与普通代数相比，虽然变量也用A、B、C、D等表示，但其取值只有0、1，0、1并不表示数值的具体大小，只表示两种完全相反的逻辑状态。如开关的断开与

4、闭合；电路的截止与导通；信号的有与无等。在研究实际问题时，0、1所代表的意义由具体的研究对象而定。由于逻辑取值只有0、1，所以它有其自身的特殊规律。12.1 逻辑函数及其化简 基本的逻辑关系只有三种：逻辑与、逻辑或、逻辑非，与之相对应的逻辑代数也有三种基本运算：与运算、或运算、非运算，对应的基本逻辑门有与门、或门、非门。（1）与逻辑（与门） 若决定某一事物结果的所有条件同时具备时，结果才会发生，即“缺一不可”，这种因果关系叫做逻辑与。 如图12-1(a)示两个串联的开关控制一盏灯就是与逻辑事例，只有开关A、B同时闭合时灯才会亮。 1. 三种最基本的逻辑运算和门电路 “有0出0，全1才1”逻辑式

5、：逻辑赋值：设开关闭合用“1”表示，断开用“0”表示 ；灯亮用“1”表示，灯灭用“0”表示。如表12-1所示逻辑规律：真值表： 图12-1（b）所示逻辑符号：（2）或逻辑（或门） 若决定某一事物结果的诸多条件中只要有一个或一个以上条件具备时，结果就发生，即“有一即可”，这种因果关系叫做或逻辑。 如图12-2(a)两个并联开关控制一盏灯就是一个或逻辑事件，只要A、B中有一个开关闭合灯就亮 逻辑规律服从“有1出1，全0才0 ” 逻辑式为：逻辑符号：如图12-2(b）所示 用“与”逻辑相同的逻辑赋值，可得真值表如表12-2。 条件具备时，事件不发生；条件不具备时，事件发生，这种因果关系叫做逻辑非，也

6、称逻辑求反。图12-3(a)就是逻辑求反的事例 真值表如表12-3。即输出变量是输入变量的相反状态。 逻辑符号如图12-3(b）所示。 其逻辑式为 （3）逻辑非（非门） 人们在研究实际问题时发现，事物各个因素之间的关系往往比单一的与、或、非复杂得多，但都可用与、或、非的组合来描述。含有两个或两个以上基本逻辑运算的逻辑函数称为复合逻辑函数。最常用的有与非、或非、与或非、异或、同或等 2.复合逻辑运算（复合门）各组均有0出1；某组全为1出0相同出1相异出0相同出0相异出1有1出0全0出1有0出1全1出0逻辑规律10010110 1 0 0 011100 00 11 01 1YYYYA B真值表（真

7、值表略）逻辑 符号函数式与或非同或异或或非与非1.由真值表求函数式和逻辑图 下面以一灯开关电路为例说明。如图12-4 设用“1”表示开关闭合和灯亮的状态，“0”表示开关断开和灯不亮的状态。 开关A、B、C的八种状态组合（2n个，n3），都会有灯Y的确定状态。根据电路可得真值表如表12-5所示。 一个逻辑函数可以用真值表、表达式、逻辑图、波形图等方法来表示。既然它们都是表示同一种逻辑关系，显然是可以互相转换的。12.1.2逻辑函数的表示方法及其相互转换A BCY00000101001110010111011100010101真值表由真值表写逻辑式的一般方法 （1）找出真值表中使输出函数Y为1的输

8、入变量取值的组合 ；（2）每组输入变量取值组合对应一个乘积项，这个乘积项包含所有输入变量，取值为1的以原变量表示，取值为0的以反变量表示； （3）将这些乘积项相加，就得到逻辑函数的表达式。由逻辑式画逻辑图： 根据逻辑表达式，按先与后或的运算次序，用逻辑符号表示并正确连接起来，即得到逻辑函数的逻辑图（电路） 由电路12-4所示电路可知为了使灯亮，C必须闭合，同时A、B中至少要有一个闭合。故A与B为或的关系，C与A、B的关系为与的关系。因而可直接写出逻辑式： 其真值表和表12-4相同。注意：同一逻辑关系有不同的逻辑式，但真值表是唯一的。 同一逻辑关系有不同的表达式及不同的逻辑图具有相同的逻辑功能、

9、且真值表是相同，但逻辑表达式可能不同，实现电路也不同。 实际上用观察法列真值表更为方便。 2.由函数表达式求真值表 若已知逻辑式，只需要把输入变量取值的所有组合状态代入表达式中，算出逻辑函数值，并将其列成表格，就可得逻辑函数的真值表。一般，输入变量取值组合按对应二进制从小到大排列。 由于1+11,故只需要找出式中使每一项为1的条件，对应的输出Y一定为1。 3. 已知逻辑图写逻辑表达式 将逻辑图中每一个逻辑符号所表示的逻辑运算从前到后依次写出来，就可得逻辑表达式。 如图12-7所示逻辑电路其输出表达式为 逻辑函数的运算也就是逻辑代数的运算。与普通代数相似，也有自己的运算规则。根据逻辑代数的特点和

10、与、或、非三种基本逻辑运算，可以推出逻辑代数的基本公式以及基本定理，这些公式及定理都可用真值表来证明其正确性。 数字电路是一种开关电路，输入、输出量是高、低电平，可以用二值变量（取值只能为0，l）来表示。输入量和输出量之间的关系是一种逻辑上的因果关系。仿效普通函数的概念，数字电路用逻辑函数的数学工具来描述。12.1.3 逻辑代数的公式1.基本公式 公式证明可以采用列真值表的方法求证。如果两个函数真值表完全相同，则这两个函数一定相等。互补律重叠律反演律(摩根定律)还原律逻辑代数的特殊规律交换律结合律分配律和普通代数相似规律01律常量与变量的关系 逻辑或 逻辑与（非）名称范围说明证明：用真值表的方

11、法例12-1 求证反演律（摩根定律），即：上面公式可通俗理解为“把非从中间剪断，加变乘、乘变加”。 表12-8 例12-1表 A B 0 0 1 1 1 1 0 1 1 1 0 0 1 0 1 1 0 0 1 1 0 0 0 02.常用公式例：求证利用上面的基本公式，可以推出常用公式。证明：利用基本公式中的分配律A+BC（A+B）（A+C），有 如果两个乘积项中分别包含有一个变量及其反变量，则用它们的系数（剩余变量）组成一个新的乘积项，该乘积项加入原函数后不会改变函数之值。例 试证：证明： 不同的逻辑式可表示同一逻辑关系，实现的逻辑电路也不同。最简的逻辑式实现用的逻辑门也少，连线也少，即更简单

12、。为使实现的逻辑电路最简，需要将逻辑表达式化为最简式。最简与或表达式指的是乘积项（与项）的个数最少，每个乘积项中变量的个数也最少。常用的化简方法有两种：公式法和卡诺图法。在此先讨论公式法，后面再讨论卡诺图法。 公式法化简就是反复使用逻辑代数的公式，消去逻辑表达式中多余的乘积项和多余的因子。代数法化简没有固定的方法可循，能否得到满意的结果，与掌握公式的熟练程度和运用技巧有关。12.1.4 逻辑函数的公式法化简a.并项法利用公式 消去一个变量，将两项合并成一项；b. 吸收法利用公式 将多余的乘积项吸收掉；c. 消去法利用公式 消去多余的因子和多余项； d. 配项法利用公式 可以扩展与项，然后和其它

13、项合并一般化简需要各种方法综合起来。常用的公式法化简方法有：例12-2 试将下面的逻辑函数简化为最简解法一：配项法配项ABC解法二：消去法、吸收法例12-5 试将下面的逻辑函数简化为最简解：注：从原式看，很难看出是不是最简，而且用代数法简化逻辑函数，不仅要熟悉逻辑代数公式，而且要灵活运用，而且不能保证最后结果最简。 用公式法化简逻辑函数，除了需要熟练掌握逻辑代数公式外，还要有一定的运算技巧，而且化简的结果有时还难以肯定是否最简、最合理而卡诺图法能克服公式法的不足，可以直观地给出简化的结果。在介绍卡诺图之前，先介绍最小项的概念。 1. 逻辑函数的最小项表达式 对于一个n变量函数，如果其与或表达式

14、的每一个乘积项都包含n个因子，而这n个因子分别以n个变量的原变量或反变量的形式在乘积项中出现一次且仅出现一次，这样的乘积项称为函数的最小项，这样的与或式称为函数的最小项表达式。12.1.5 逻辑函数的卡诺图化简 n个变量构成的最小项有2n个，通常用mi表示第i个最小项。下表为三变量函数的所有最小项，共有8个。（1）对于任一个最小项，仅有一组变量取值使它的值为“1”，而其它取值均使它为“0”。（3）n全体最小项之逻辑和为“1”。即最小项的性质（2）任何两个不同的最小项之积为“0”;（4）两个相邻最小项相加可以变为一项，并消去一个因子。如如任何一个逻辑函数可以表达成最小项之和的形式。逻辑函数的最小

15、项表示方式 如果逻辑函数中有包含不是最小项的乘积项，则可利用公式 ，将逻辑函数中不是最小项的乘积项（与项）添加上缺少的变量，使之成为最小项。例如：也可以利用真值表将逻辑函数写成最小项之和的形式，即函数值为“1”对应的最小项之和如右表的逻辑函数可写成：输入输出ABCY000011110011001101010101000111112. 逻辑函数的卡诺图表示(1)卡诺图的画法 将真值表的列式排列方式改变，用方格图形式表现出来，并将所有逻辑相邻的最小项排在几何位置相邻，这就是卡诺图（即真值图）两变量的卡诺图两变量真值表我们逻辑相邻哦我们也逻辑相邻哦三变量的真值表 A BCmi000001010011

16、100101110111m0m1m2 m3m4 m5m6m7三变量的卡诺图A BC Dmi000 0000 1001 0 001 10100010 1011 0011 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1m0m1m2 m3m4 m5m6m7m8m9m10 m11m12m13m14m15四变量的真值表 四变量的卡诺图卡诺图具有如下特点 1）上下边界、左右边界、以对称轴对称的位置、紧挨着的最小项均为逻辑相邻最小项 。如m0和m1、 m4、 m2为逻辑相邻；2）变量位置是以高位到低位排列，如A、B、 C、D ，按先行后列的

17、顺序排列。排在不同位置的变量因其位权不同，其取值影响最小项编号的大小； 3）变量取值为1的区域为原变量区（标以原变量如A），取值为0的区域为反变量区（标以反变量 如或不标出）； 4）所有几何位置相邻的最小项也逻辑相邻，如m0和m1、 m4(2)用卡诺图表示逻辑函数方法：根据逻辑函数所包含变量的数目，先画出相对应变量的卡诺图；然后把逻辑式中包含的最小项在卡诺图中对应的方格中填1，不包含的最小项对应方格中填0（0也可以不填）。例 用卡诺图表示逻辑函数 解：方法一：通过配项将逻辑函数化成最小项之和形式，再填入卡诺图中卡诺图1111111方法二：用观察法填卡诺图，找出每一个乘积项的共同最小项（交集），

18、并在其中填1111111113. 用卡诺图化简逻辑函数(1)合并最小项的规则 两个逻辑相邻的最小项之和可以合并为一项，且消去一个因子。所以在卡诺图中两个位置相邻方格的最小项之和亦可合并化简,得到简化的函数式 ,这种化简函数的方法称为卡诺图法 1) 两个函数值为1的相邻方格（最小项）可以合并成一项，并消去那个不同的一个因子，保留公因子; 2）四个函数值为1的相邻并排成矩形的方格（最小项）可以合并成一项，并消去两个因子 3）八个函数值为1的相邻并排成矩形的方格（最小项）可以合并成一项，且消去三个因子结论：2n个函数值为1的相邻并排列成矩形的方格（最小项）可以合并成一项，并消去n个因子，合并结果是保

19、留这些项的公因子 a. 将逻辑函数化为最小项（与或式，可略去）；b. 画出表示该逻辑函数的卡诺图；c. 找出可以合并的最小项,即1的项（必须是2n个1)，进行圈“1”，圈“1”的规则为： (2)卡诺图简化逻辑函数的步骤*圈内的“1”必须是2n个；*“1”可以重复圈，但每圈一次必须包含没圈过的“1”；*每个圈包含“1”的个数尽可能多，但必须相邻，必须为2n 个；*圈数尽可能的少；*要圈完卡诺图上所有的“1”。d. 圈好“1”后写出每个圈的乘积项，然后相加，即为简化后的逻辑函数。解：其卡诺图如图所示。A则简化后的逻辑函数为：例 用卡诺图简化下面逻辑函数注：卡诺图化简不是唯一，不同的圈法得到的简化结

20、果不同，但实现的逻辑功能相同的。例 用卡诺图简化下面逻辑函数解：其卡诺图如图所示。圈法如下图或者另外一种圈法解:卡诺图如图可得例 用卡诺图简化下面逻辑函数以上是通过合并卡诺图中的“1”项来简化逻辑函数的，有时也通过合并“0”项先求Y的反函数，再求反得Y例如上面的例题,圈“0”情况如右图所示，可得注：4. 具有无关项的逻辑函数及其化简(1) 无关项的含义及其表示约束项 ：在逻辑函数中，输入变量的取值不是任意的，受到限制。对输入变量取值所加的限制称为约束，被约束的项叫做约束项。例如有三个逻辑变量A、B、C分别表示一台电动机的正转、反转和停止。若A1表示电动机正转，B1表示电动机反转，C1表示电动机

21、停止，则其ABC的只能是100、010、001，而其它的状态如000、011、101、110、111是不能出现的状态，故ABC为具有约束的变量，恒为0。可写成这些恒等于“0”的最小项称为约束项。任意项：在某些变量取值下，函数值为1或为0皆可，并不影响电路的逻辑功能，这些变量取值下对应的最小项称为任意项。例：8421BCD码取值为0000 1001十个状态，而10101111这六个状态不可能出现，其与8421BCD码无关，故对函数输出没有影响。这些项就是任意项。无关项：将约束项和任意项统称为无关项 。如上面的8421BCD码的无关项可表示为：或无关项在真值表或卡诺图中用“”或“”表示 (2) 无

22、关项在化简逻辑函数中的应用利用无关项可以使得函数进一步简化。步骤：1） 将给定的逻辑函数的卡诺图画出来；2）将无关项中的最小项在卡诺图相应位置用“”表示出来；3）化简时，根据需要无关项可以作为“1”也可作“0”处理，即可以和“1”圈在一起或者不圈，以得到圈最大为原则。4）不能单独圈一个全为无关项的圈，即每个圈中至少有一个“1”。解：Y的卡诺图如右图所示：则最简为:例 用卡诺图简化下列逻辑函数。简化后的逻辑函数为还有另一种圈法，此种圈法圈数少，变量少，比上一种简单，如：这样的结果合理，乘积项少，变量少解：约束条件为则Y的卡诺图如右图所示。最简式为（即AB取值不能相同）例 试简化下列逻辑函数。12

23、.2.1 分立元件门电路 利用二极管正向导通时的箝位作用和截止时的隔离作用，可以构成各种二极管门电路。用电路来实现逻辑关系时，通常是用输入端和输出端对地的高低电位（或称电平）来表示逻辑状态的。输入端和输出端信号有两种情况：一种为高电平（如3V），用逻辑状态1表示；一种为低电平（如0V），用逻辑状态0表示。12.2 逻辑门电路 分立元件构成的门电路常用的有二极管与门、二极管或门及三极管反相器。在分析的时候都把二极管、三极管看作理想器件，即导通时相当于短路、截止时相当于断开。二极管与门电路如图12-15(a)所示。1.二极管与门*在输入中只要有一个为低电平（即A=0、B=1或A=1、B=0或A=B

24、=0）时，与接低电平输入端相连的二极管必然因获得正偏电压而导通，将输出端箝制在低电平（即Y=0）；*只有当输入全为高电平（即A=B=C=1）时，二极管因正偏导通，将输出端箝制在高电平（即Y=1）。即输出和输入呈现与逻辑关系。写成逻辑式为 *若输入中只要有一个为高电平（即A=0、B=1或A=1、B=0或A=B=1）时与接高电平输入端相连的二极管必然因获得正偏电压而导通，将输出端箝制在高电平（即Y=1）； *只有当输入全为低电平（即A=B=C=0）时，所有二极管正偏导通，将输出端箝制在低电平（即Y=0）。可见，输入和输出是或逻辑关系，即二极管或门电路如图12-5(b)所示2.二极管或门当A、B波形

25、如图12-16所示。*对与门：A=1时门开启，B端脉冲能够到达输出；A=0时门闭锁，B端脉冲不能到达输出，输出Y恒为零态。*对或门：A=0时门开启，B端脉冲能够到达输出；A=1时门闭锁，B端脉冲不能到达输出，输出Y恒为1态。门的控制和闭锁当输入A为高电平（即A=1）时，三极管饱和，输出Y为低电平（即Y=0）；当输入A为低电平（即A=0）时，输出Y为高电平（即Y=1）。这种输出与输入之间的关系为逻辑非，即电路如图12-15(c)所示。3.三极管非门 上面的是由二极管和三极管构成的分立元件门电路，电路简单，但带负载能力差，而且有电平移动。在数字电路中常用的是集成门电路，根据所用材料不同，集成门电路

26、主要分为TTL和CMOS两大类。这里先介绍TTL门。 TTLTransistor-Transistor Logic(三极管三极管逻辑），TTL逻辑门就是由双极型晶体三极管构成的逻辑门电路。12.2.2 TTL集成门电路 下面就对TTL集成门电路的组成、工作原理、主要参数及使用进行具体分析。1. TTL与非门的工作原理*输入级：由多发射极三极管VT1和电阻R1构成输入级a. 电路结构 由VT2和R2、R3构成完成与非门的倒相和放大功能。VT2的集电极和发射极同时输出控制VT3、VT4和VT5的工作状态。*中间级（倒相级）：中间级*推拉式输出级由VT3、VT4、VT5和R3、 R5组成输出级VT1

27、、电阻R1及电源Ucc相当一个与门电路。其逻辑功能为b.工作原理(1)输入不全为1时 设A端输入低电平，为UIL0.3V，B端加高电平，为UIH3.4V,即A0,B1。UA= UIL0.3VB1E1导通UB1=UAUBE10.3+0.7=1V由于UB=UIH3.4V，则B1E2截止UB2=UB1-UBC1=10.7=0.3VVT2截止VT3、 VT4导通Y1UC2UCC5VuoUCC（IB3R2+UBE3+ UBE4) 5-20.7=3.4V设A、B、C三端输入高电平，UIH3.4V，即ABC1。UAUB3.4V设VT1的二个发射结正偏UB1=3.4+0.7=4.1VVT1管的集电结、 VT2

28、、 VT5管的发射结正偏VT2、VT5饱和UB3UCES2+UBE51VUB1=UBC1+UBE2+UBE3=0.7 0.7 0.7 2.1V使VT1的两个发射结反偏(2)输入全为1的工作状态Y0故T1处于“倒置”状态,1VT3、VT4截止。uo为低电平UOLUCES50.3V故图12-17所示电路，其实现了输出与输入的与非逻辑关系，即：因为这时电源通过R1及VT1的集电结可使VT2 、VT5导通，VT3 、VT4截止，输出为低电平。 注意：当TTL逻辑门的输入端悬空时，可相当输入为1的状态。2.TTL与非门的电气特性 为了便于选择和使用TTL集成门电路，有必要介绍其抗干扰能力、带负载能力、传

29、输延时时间、功耗等性能参数。(1)电压传输特性 电压传输特性是指输出电压随输入电压变化的关系曲线。 *AB段： 此时uI0.6V，输入为低电平，VT1、VT4导通， VT2、VT5截止，输出为高电平，此段称为截止区。*BC段：此时0.7 V uI 1.4V，当uI 再增加时， uo不再变化，输出为低电平，此段称为饱和区。输出高电平电压是对应于AB段的输出电压；输出低电平电压是对应DE段的电压。对于一般的TTL门，UOH2.4V、 UOL0.4V 。 (2)输入噪声容限 从电压传输特性可知，当输入电压小于阀值电压时，可认为输入低电平；当输入电压大于阀值电压时，可认为输入为高电平。在阀值电压附近，

30、门电路输出在高低电平之间转换。为工作的可靠性，输入高电平和输入低电平都应与阀值电压有一定的距离。为此，输入低电平时不能超过某一值，输入高电平时不能低于某一值。 在输入低电平时所允许叠加在输入端上的最大干扰（噪声）电压，称为输入低电平噪声容限，用UNL表示。即UIHmin 为输入高电平的最小值 UILmax为输入低电平的最大值 UOHmin 为输出高电平的最小值UOLmax为输出低电平的最大值 在输入高电平时允许叠加在输入端上的最大干扰（噪声）电压，称为输入高电平噪声容限，用UNH表示。即输入噪声容限是用来说明门电路抗干扰能力的参数，其值越大，抗干扰能力越强 对于TTL与非门，UIHmin2.0

31、V， UILmax0.8V， UIH2.4V， UIL0.4V，则说明TTL电路抗干扰能力较弱。 IIL为与非门的一个或多个输入端接低电平，而其它端接高电平（或悬空）时流向低电平端的电流。也就是当一端输入为低电平时，VT1的发射结导通，电源电压Ucc通过R1向的发射极所提供电流。当输入端接地时，称为输入短路电流，用IIS表示。它们的实际方向由内向外流。且当UIL=0时输入短路电流(3)输入低电平电流IIL和输入高电平电流IIH IIH为与非门的一个或多个输入端接高电平，而其它端悬空时流入每个输入端的反向漏电流。此时V1管为倒置状态，发射结截止，其实际方向由外向内流，如右图所示，IIH数值比较小

32、，一般为40A以下。注：在实际使用逻辑门时，还经常会遇到输入端通过外接电阻接地的情况。注意：在大多数情况下，可认为IIL IIS 。一般的TTL门电路输入低电平电流大约在一点几个毫安左右。 当RI较小时，uI 较低，VT5截止，输出高电平；当RI较大时， uI较高（但不会超过阀值电压）， VT5饱和，输出低电平。 一般当RI0.9K时，相当输入低电平；当RI2.5K时，相当输入高电平；当0.9KRIVDD+VDF时，D2导通，输入电压被箝制在VDD+VDF ；当vI VSS-VDF时，D1导通，输入电压被箝制在VSS-VDF-VRs。即使干扰电压使二极管反向击穿， C1、C2上的电压也限制在3

33、0V以内，保证不致产生栅极击穿 2.CMOS反相器的外特性及主要电气参数(1)电压传输特性和电流转移特性电压传输特性：输出电压vO随输入电压vI变化的关系曲线电流转移特性：输出电流（漏极电流）iD与输入电压vI的关系曲线1）A段：vI VDD - VGS(th)P TN导通，内阻很小；TP截止，电阻很大。输出电压为低电平，vO=VOL=0，iD=0，功耗极小。 总结：CMOS反相器在高电平、低电平的稳定状态时，漏极电流为零，故静态功耗也为零；只有在高、低电平的动态转换期间，漏极电流较大，动态功耗不为零。相比于TTL反相器，功耗大为减小。 (2)输入噪声容限 相比于TTL门电路，CMOS门电路的

34、阀值电压较高，近似为电源电压的一半。其输入低电平和输入高电平的噪声容限几乎相等。从工程上，考虑到一定的余量，一般取为电源电压的。所以，相比于TTL电路，其抗干扰能力较强。 (3)传输延时时间 MOS管是单极性三极管，开关过程中没有电荷的积累和消散现象。但由于管子的导通电阻较大，集成电路中管子的极间电容及负载电容的影响，使输出电压的变化滞后于输入电压的变化，相比于TTL门电路，其延时时间更大，约为十几个纳秒，故其开关速度较低 3. 其它的CMOS门电路 (1)与非门 （1）与非门 电路 当A、B全为高电平时，TN1、TN2都导通，而TP1、TP2都截止，输出低电平 TN1、TN2串联TP1、TP

35、2并联工作原理：只要A、B中有一个是低电平，则TN1、TN2中必有一个管子是截止的，而TP1、TP2中必有一个是导通的，输出高电平；TP1、TP2串联(2)或非门TN1、TN2并联电路 工作原理：当A、B全为低电平时，TN1、TN2都截止的，而TP1、TP2都导通，输出高电平 只要A、B中有一个是高电平，则TN1、TN2中必有一个管子是导通的，而TP1、TP2中必有一个是截止的，输出低电平；(3) CMOS传输门和双向模拟开关1）CMOS传输门 电路 逻辑符号控制端高、低电平分别为VDD和0V 输入输出可以互换，信号可双向传输工作原理：当C0， 时，只要输入信号的变化范围不超过VDD和0V ，

36、则TN管和TP管同时截止，输出与输入之间是高阻态（电阻大于109），传输门截止 ；当C1， 时，若0vIVDD-VGS（th）N，TN管导通，TP管截止，导通电阻很小，vOvI；若VGS（th）PvI，TP管导通，TN管截止， vOvI。输出电压2）CMOS双向模拟开关 利用非门将CMOS传输门的两个控制端连接在一起，作为控制端，就构成了CMOS双向模拟开关电路 逻辑符号C=0时，开关不通，输出高阻态； C=1时，开关接通，vO=vI；(4)CMOS集成电路的特点1）静态功耗低。在电源电压VDD5V时，中规模集成电路的静态功耗小于100mW。有利于提高集成度和封装密度，比较适合于大规模集成；

37、2）电源电压范围较宽。CC4000系列的CMOS电路的电源电压范围从318V，选择电源的余地大，电源设计要求低； 3）输入阻抗高。正常工作的CMOS集成电路，其输入端的保护二极管处于反偏状态，直流输入阻抗大于100M； 4）扇出能力强。在低频工作时，一个输出端可驱动50个以上CMOS集成电路的输入端，这主要是由于CMOS集成电路输入阻抗高、输入端取用电流小的原因 。5）抗干扰能力强。CMOS集成电路的电压噪声容限可达电源电压的45%，而且高、低电平的噪声容限基本相等 ；6）逻辑摆幅大。空载时输出高电平VOH=（VDD-0.05）VDD，输出低电平（VSS+0.05）VSS 7）温度稳定性好，且

38、有较强的抗辐射能力 CMOS集成器件的国外产品主要有4000、74C、74HC等系列，后两种是高速CMOS电路，其传输延时时间已接近标准的TTL器件，其引脚排列和逻辑功能也和同型号的74系列TTL电路一致。74HCT系列更是在电平上和74系列的TTL电路相容，从而使两者互换使用更为方便。在4000系列基础上发展起来的有4000B系列、4500系列和5000系列等。国产的CMOS器件以4000系列为主 表12-12为几种TTL门和CMOS的常用参数（电源都为5V）表12-12几种TTL门和CMOS门的常用参数VOHmin(V)VOLmax (V)IOHmax(mA)IOLmax (mA)VIHm

39、in (V)VILmax(V)IIHmax (uA)IILmax (mA)tpd(ns)P(mW/ 门)TTL74系列2.40.4-0.41620.840-1.61010TTL74H系列2.40.4-0.52020.850-2.0622.5TTL74LS系列2.70.5-0.4820.820-0.4102CMOSCC4000系列4.60.05-0.510.513.51.50.1-0.0001450.005高速CMOS74HC系列4.40.1-443.51.350.1-0.0001180.0025高速CMOS74HCT系列4.40.1-4420.80.1-0.0001180.0025 (2)CM

40、OS门：为防止干扰破坏逻辑关系和损坏器件，CMOS门输入端不能悬空。另外，由于CMOS门输入级不取用电流，所以输入端不管是通过大电阻还是通过小电阻接地，都相当于在输入端加了一个低电平。1. 多余输入端的处理 对于与门和与非门，多余的输入端应接高电平或与已经使用的端相连；对于或门和或非门，多余的输入端应接低电平或与已经使用的端相连。但对于TTL门和CMOS门，接高电平和接低电平的方式有所不同。(1)TTL门：根据门输入级的特性，悬空、通过一个大电阻（大于2.5K）接地相当于在输入级加了一个高电平；通过一个小电阻（小于0.9K ）接地相当于有输入级加了一个低电平。12.2.4 TTL门和CMOS门

41、的使用问题2. 不同门之间的连接 按逻辑要求，无论是TTL门驱动CMOS门，还是CMOS门驱动TTL门，驱动门（用足标1）和负载门（用足标2）的电压和电流关系应满足:式中n、m分别是IIH2和IIL2的个数。（1）用TTL电路驱动4000系列和74HC系列的CMOS电路表12-12 几种TTL门和CMOS门的常用参数VOHmin(V)VOLmax (V)IOHmax(mA)IOLmax (mA)VIHmin (V)VILmax(V)IIHmax (uA)IILmax (mA)tpd(ns)P(mW/ 门)TTL74系列2.40.4-0.41620.840-1.61010TTL74H系列2.40

42、.4-0.52020.850-2.0622.5TTL74LS系列2.70.5-0.4820.820-0.4102CMOSCC4000系列4.60.05-0.510.513.51.50.1-0.0001450.005高速CMOS74HC系列4.40.1-443.51.350.1-0.0001180.0025高速CMOS74HCT系列4.40.1-4420.80.1-0.0001180.0025解决方法当VCC= VDD时，采用接上拉电阻的方法 上拉电阻（2）用TTL驱动74HCT系列的CMOS电路表2-3 几种TTL门和CMOS门的常用参数VOHmin(V)VOLmax (V)IOHmax(mA

43、)IOLmax (mA)VIHmin (V)VILmax(V)IIHmax (uA)IILmax (mA)tpd(ns)P(mW/ 门)TTL74系列2.40.4-0.41620.840-1.61010TTL74H系列2.40.4-0.52020.850-2.0622.5TTL74LS系列2.70.5-0.4820.820-0.4102CMOSCC4000系列4.60.05-0.510.513.51.50.1-0.0001450.005高速CMOS74HC系列4.40.1-443.51.350.1-0.0001180.0025高速CMOS74HCT系列4.40.1-4420.80.1-0.00

44、01180.0025全部满足要求，无需外加接口，可直接连接使用 （3）用4000系列CMOS电路驱动74系列和74H系列TTL电路表2-3 几种TTL门和CMOS门的常用参数VOHmin(V)VOLmax (V)IOHmax(mA)IOLmax (mA)VIHmin (V)VILmax(V)IIHmax (uA)IILmax (mA)tpd(ns)P(mW/ 门)TTL74系列2.40.4-0.41620.840-1.61010TTL74H系列2.40.4-0.52020.850-2.0622.5TTL74LS系列2.70.5-0.4820.820-0.4102CMOSCC4000系列4.60

45、.05-0.510.513.51.50.1-0.0001450.005高速CMOS74HC系列4.40.1-443.51.350.1-0.0001180.0025高速CMOS74HCT系列4.40.1-4420.80.1-0.0001180.0025输出低电平电流不满足，需要外接扩展电路解决方法 将同一封装内的CMOS门电路并联使用；虽然同一封装内的门电路参数比较一致，但不可能完全相同，所以并联后的最大负载电流略低于每个门最大负载电流之和 。CMOS门电路并联使用 根据逻辑功能和结构特点的不同，数字电路可分成组合逻辑电路和时序逻辑电路两大类。 组合逻辑电路的特点是：输出与输入的关系具有即时性，

46、即电路任一时刻的输出仅与电路当时的输入有关，而与电路原来的状态无关，没有记忆和存储功能。其函数关系为 其一般示意图如图12-38所示12.3 组合逻辑电路的分析与设计 i=1m 组合逻辑电路分析就是给定某逻辑电路，分析其逻辑功能,即找出电路输出与输入之间的逻辑关系。一般步骤为： 1.据逻辑图写输出函数的表达式；2.表达式进行化简，求最简式；3.列出输出、输入变量之间的真值表； 4.说明电路的逻辑功能。 通过下面例题说明组合逻辑电路的分析过程。12.3.1 组合逻辑电路的分析解：a.由图可得b.化简其卡诺图为化简后例 分析图示电路实现何种功能？d. 功能由真值表可知此电路为非一致电路，即输入A、

47、B、C取值不一样时输出为1,否则为0.c.由最简逻辑式可得输出输入的真值表解：由图可得：其真值表如表所示。由真值表可得，此电路的逻辑功能为半加器。即两个一位二进制数相加，SH为和，CH为进位例 分析图示电路的逻辑功能 组合逻辑电路的设计就是根据所给的逻辑功能要求，设计能实现该功能的简单而又可靠的最佳逻辑电路。所谓的最简就是指实现的电路所用的器件数最少、器件的种类最少、器件之间的连线也最少。其步骤为：1. 进行逻辑抽象(1) 分析事件的逻辑因果关系，确定输入变量和输出变量；通常把引起事件的原因定为输入变量，而把事件的结果作为输出变量。(2)定义逻辑状态的含义，即逻辑状态的赋值；12.3.2 组合

48、逻辑电路的设计(3)根据所给逻辑要求列出输出和输入的真值表。 用集成门电路实现时，需要将函数式化简为最简形式，以使电路中所用的门个数最少，门的类型最少，输出端个数最少。4.根据化简后的函数式画出逻辑电路连接图。 2.写出逻辑函数式；3.将输出逻辑函数表达式进行化简解： 1.由题意列出真值表2. 由真值表写出输出端的逻辑式3. 画出逻辑电路图。例 设两个一位二进制数A和B，试设计判别器，若AB,则输出Y为1，否则输出Y为0.输入输出ABCY00001111001100110101010110010111解: (1)根据题意确定输入和输出，并进行逻辑赋值 输入为三盏灯A、B、C，其状态设灯点亮为“

49、1”,熄灭为“0”。输出为发出报警信号Y，交通灯正常工作为“0”，有故障发出报警信号为“1”。(2) 根据题中的逻辑要求列出真值表。例 设计交通灯工作状态检测电路。每一组交通灯是由红黄绿三盏灯组成，正常时，只能一盏灯点亮。其它状态均为不正常，检测电路发出故障报警信号，并用与非门实现(3) 根据真值表写出输出逻辑函数表达式，即输入输出ABCY00001111001100110101010110010111(4)利用卡诺图进行函数的简化最简与或式为(6)其实现电路如图所示(5)变换逻辑函数：根据要求与非门解：输入为3个工厂，设为A、B、C，用电为“1”，不用电为“0”；输出为甲、乙电站，设为Y1和

50、Y2,供电为“1”，不供电为“0”，则真值表如表所示输入输出ABCY100001111001100110101010101101001输出Y200010111例 3个工厂由甲和乙两个变电站供电。若一个工厂用电，则由甲站供电；若两个工厂用电，则由乙站供电；若三个工厂用电，则由甲、乙两站同时供电。试设计一个供电控制电路输出端逻辑式为化简：画出实现的逻辑电路如右图。 目前常用组合逻辑电路由厂家制成了中、小规模的单片集成产品，如加法器、编码器、译码器、数据选择器、比较器等。这些集成器件具有通用性强、兼容性好、功耗小、工作稳定可靠等优点，因而在各类数字系统中被广泛采用。 12.4.1 加法器1.一位加法

51、器（1）半加器 完成一位二进制数相加求和及进位运算的逻辑电路，只考虑两个1位二进制数相加，不考虑低位的进位。例12-13就是一个半加器电路。12.4 常用组合逻辑部件及应用 输入有加数和被加数，输出为和及进位。设加数为A，被加数为B，和为S，进位为C，其真值表如右表其逻辑电路及逻辑符号如图。输出端的逻辑式为 在实际的二进制数的相加中，除了最低位外，其余各位都要考虑从相邻低位来的进位，这种考虑低位进位的加法器叫全加器。 故其输入有三个：加数Ai、被加数Bi和低位的进位 Ci-1，输出为三者的Si和其向高位的进位Ci，其真值表如表12-17所示。（2）全加器逻辑符号如图12-45所示。 串行进位4

52、位加法器是由4个全加器通过进位信号串接而成。 串行进位加法器结构简单，但运算速度慢。高位的运算要等低位的进位结果出来才能进行。2.多位加法器 译码是编码的反过程，是将给定的二进制代码译成编码时赋予的原意，完成这种功能的电路称为译码器。按功能译码器可分为二进制译码器、二十进制译码器和显示译码器。1. 二进制译码器 将二进制代码翻译成对应的输出信号的电路称为二进制译码器。为保证输入代码和译码输出端的对应关系，若输入是n位二进制代码，必有2n根输出线。所以两位二进制译码器有四根输出线，又称2线4线译码器；三位二进制译码器有八根输出线，又称为3线8线译码器。12.4.2 译码器 74LS139为双2线

53、-4线译码器，管脚分布、逻辑符号和内部电路如图12-46所示。（1） 2线4线译码器74LS139 由74LS139的内部电路，有：故称为最小项译码器 74LS138管脚、逻辑符号如图12-47所示。(2) 3线8线译码器74LS138其逻辑功能表如表12-19所示。 (3)译码器的应用1) 轮流控制各个芯片的选通 可以利用译码器的输出端分时控制多个芯片的轮流工作。针对图12-27中多个三态门连接在同一总线上的情况，可以用译码器的输出端连接在三态门的控制端（电路连接如图12-48所示），通过控制P22、P21、P20的逻辑状态，就可实现某一时刻只有一个门被选通。 由两片74LS138可以构成4

54、线16线译码器，其逻辑电路如图12-49所示。2)芯片功能的扩展 由于二进制译码器的输出端可以得到代码输入的最小项，如果将函数的变量从代码输入端加入，输出就可得到变量的最小项。依此可用译码器构成逻辑函数，但要求逻辑变量的个数与代码输入端个数相同，用译码器实现函数时，要将函数式化为最小项表达式。例12-17 用二进制译码器产生一组多输出函数：解： （a）多输出函数都含有三个变量，故选用有三个代码输入端的3线8线译码器74LS138。 3) 作为函数发生器 （b）确定代码输入端与变量之间的连接关系。 （c）将函数化为最小项形式，并注意变量的权。对于本例：设 （d）利用 将最小项化为译码器输出函数的

55、形式（e）连线，并注意选通端的连接，得图12-50。 解：各输出端的逻辑式为例 由3线8线译码器74LS138所组成的电路如图所示，试分析该电路的逻辑功能。 由真值表可以看出XX2X1X0作为输入3位二进制数，ZZ2Z1Z0作为输出的3位二进制数，当X5时，Z0;当2X5时，ZX2。 输出输入的真值表如表所示 在数字系统的某些终端，往往需要直观地观察十进制数字，能将机器中运行的二十进制BCD码直接译成十进制数，并显示出来的译码器叫显示译码器。它往往与显示器配合使用，或者直接驱动显示器。最常用的显示译码器是能够驱动七段数码管的BCD七段字形译码器。(1) 七段字形数码显示器 七段字形数码显示器又称七段数码管。根据发光材料的不同，