存储器组织ppt课件

1、第五章 存储器组织电子信息科学与技术张爱萍 存储器概述 半导体存储器 主存储器设计 高速缓冲存储器及虚拟存储器本章主要教学内容第5章一、存储器根本概念存储基元 存储一位二进制信息的最小物理基体叫存储基元。存储基元由一个双稳态半导体电路或一个CMOS晶体管或磁性资料来实现。存储单元 假设干个存储基元组成一个存储单元，一个存储单元可以放一个字节，一个存储单元有一个对应的地址编号。存储体 许多存储单元可构成一个存储体或者存储矩阵。存储器 由存储体与其相应的控制电路配合构成。1 存储器概述第5章二、存储器分类存储器内存储器外存储器外设随机存储器RAMRandom Access Memory只读存储器R

2、OMRead OnlyMemory静态存储器SRAM动态存储器DRAM掩膜ROM可编程PROM可多次编程EPROM电可擦除EEPROM闪速ROM硬盘软盘磁带光盘半导体存储器第5章第5章内存储器特点：1、存放正在运转的程序和数据；2、最大容量取决于CPU地址总线的数目，容量小，速度快，价钱高；3、不需求接口直接与CPU总线相连。外存储器特点：1、存放暂时不需求运转的程序和数据；2、经过接口和CPU衔接；3、存取容量大，价钱小，存取速度慢。第5章ROM只读存储器Read Only Memory)1)、内容只可读出不可写入；2)、最大优点是所存信息可长期保管，断电时，ROM中的信息不会消逝；3)、主

3、要用于存放各种系统软件、运用程序和常数、表格等。RAM随机读写存储器Random Access Memory)1)、内容可读出、写入或改写，运用灵敏；2)、主要用于存放各种现场的输入、输出数据、中间计算结果及作堆栈用等暂时或者缓冲存储；3)、掉电后内容丧失。三、存储器的性能目的存储器容量: 2pq, 其中p为半导体存储器芯片的地址线数目，q为存储器芯片的数据线数目 计算机内的存储器容量通常以字节Byte)为单位，容量较大时可用KB、MB、GB表示。例如: 1KB=2108bit 2Kb=2111bit 32KB第5章2、存取速度存取时间 从CPU给存储器开场发出命令，到完成读写操作所阅历的时间

4、，高速为20ns,中速为60-100ns,低速为100ns以上。存取周期 指延续两次独立的存储器读/写操作所需的最小时间间隔。由于存储器在完成读写操作之后需求恢复一段时间，所以存储周期略大于存取时间。第5章第5章3、功耗 功耗通常是指每个存储单元耗费的功率，单位为微瓦/位W/位或者毫瓦/位mW/位4、可靠性 可靠性普通是指对电磁场及温度变化等的抗干扰才干，用平均缺点间隔时间(mean time between failure,简写MTBF) 来衡量，普通平均无缺点时间为数千小时以上。5、集成度 存储器芯片的集成度越高，所需的芯片数目越少第5章6、性能比存储容量MB访问时间S不同类型存储器的性能

5、比较10-310110-110-50.11101001000软盘磁带硬盘光盘RAM/ROM磁带技术磁盘技术半导体技术第5章1.要求： 系统对存储器的要求是容量大、速度快、本钱低，但这三者在同一个存储器中不可兼得。2.处理： 采用分级存储器构造，通常将存储器分CPU内部存放器组、高速缓冲存储器、主存储器和外存存储器四级.四、 存储器系统的组织构造第5章Cache 高速缓冲存储器 Cache 是位于CPU和主存DRAM之间规模较小、速度很高的静态存储器SRAM。 在Cache中通常存放CPU当前用的最多的程序和数据，是使CPU能以最高的速度任务。 设置高速缓冲存储器是高档微型计算机中最常用的一种方

6、法，目前普通也将它们或它们的一部分制造在CPU芯片中。存放器组高速缓存Cache系统主存储器硬盘磁盘存储器磁带存储设备光盘存储设备微型计算机系统中的存储器层次在CPU内部的通用存放器集成度小的静态RAM简称内存，用于存放运转的程序和数据红区为半导体存储器绿区其它介质存储器2 半导体存储器一、RAM存储器芯片的普通构造 地址译码器存储体数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据图 RAM的根本构造OE第5章存储体： 是存储器的中心，由假设干个存储单元组成；每个存储单元都是以字节的方式组织存储器；每个存储单元都有一个特定的地址；存储体的容量取决于地址线数目。数据缓冲器： 用来暂

7、存来自CPU的写入数据或从存储体内读出的数据，是双向的。暂存的目的是为了协调CPU与存储器之间速度上的差别。第5章 地址译码器： 接纳来自CPU的n位地址信息，经译码后产生2n个地址选择信号，实现对存储单元的选址。译码方法： 单译码方式：仅用一个译码器，适用于小容量存储器； 双译码方式：运用X、Y两个译码器。采用二维编码方案，存储单元以矩阵陈列，由X、Y选择线独一确定某一存储单元。 优点：减少译码选择线，提高集成度，适用于大容量存储器； 缺陷：添加驱动电路。第5章第5章图 双译码构造 控制逻辑电路： 接纳片选信号CS及来自CPU的读/写控制信 号，经控制电路综合处置后，发出一组时序信号来控制存

8、储器的读、写操作。CS为低电平芯片被选中。第5章二、随机存储器RAM1、静态存储器SRAM(Static Random Access Memory) 原理：利用双稳态MOS管触发器电路来表示二进制信息的， 静态RAM的根本存储电路即存储元普通是由6个MOS管组成的双稳态电路。第5章图 SRAM根本存储电路 电路中T1、T2为任务管，构成一个双稳态触发器，T3、T4分别为T1、T2的负载电阻。T1、T2、T3、T4构成的双稳态触发器可以存储1位二进制信息。T5、T6为两个控制门，起开关作用。 :4213/jsjzcyl/resource/cai/素材库/fig/Flas

9、h/3-2.swf特点：1存取速度快，常用于作为高速缓冲存储器Cache2可读写，断电后信息丧失；3集成度小(在主板上占用一定面积)，功耗大,速度快单片存储容量小, 高稳定性，不用刷新，可提高整体的任务效率。典型芯片： 61162K8位 62648K8位 6212816K8位 6225632K8位 INTEL2114(1K 4位第5章图 SRAM的内部构造(以2114为例32*32的存储矩阵行译码器列译码器读/写控 制三态数据缓冲器A0A41232 R/W CS A9 A8 A7 A6 A51 2 32输入/输出数 据OE62648K8位NCA12A7A6A5A4A3A2A1A0D0D1D2地

10、12345678910111213142827262524232221201918171615VccWECS2A8A9A11OEA10CS1D7D6D5D4D3 6264芯片引脚图OE 输出允许信号线 只需当OE = 0 时，才允许芯片将某单元的数据送到数据线上。WE 写允许信号线 WE = 0 时，允许将数据写入芯片：WE =1 时，允许芯片的数据读出。D0D7：双向数据线 决议芯片中每个存储单元存储了多少二进制位，运用时与总线的数据线相连。第5章WECS1CS2OED0D70011写入1010读出011010三态（高阻）表 6264真值表第5章任务过程写入数据：在芯片的 A12A0上加上要

11、写入单元的地址；在D7D0上加上要写入的数据；使CS1和CS2同时有效；在WE上加上有效的低电平，OE无效高电平。A12A0CS1CS2WED7D0第5章动态存储器DRAM (Dynamic Random Access Memory) 存储原理：利用电路中的栅极电容来保管信息，信号“1表示电容上有电荷，信号“0表示电容上无电荷。CQ行线图 单管动态存储电路位线CD第5章:4213/jsjzcyl/resource/cai/素材库/fig/Flash/3-6.swf特点：1由于采用对电容的充放电，存放信息，较SRAM存取速度慢；2可读写，失电后信息丧失；3功耗小，集成度

12、高，单片存储容量大，常用作内存条；DRAM芯片集成度高，存储容量大，因此要求地址线引脚数量多。 DRAM芯片常将地址输入信号分成两组，采用两路复用锁存方式，即分两次把地址送入芯片内部锁存起来，以减少引脚数量。第5章典型芯片：211616K 1位 2164A64K 1位4定时对DRAM进展刷新DRAM的刷新刷新就是不断地每隔一定时间普通每隔2ms对DRAM的一切单元进展读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息坚持不变。对DRAM的刷新是按行进展的，每刷新一次的时间称为刷新周期。从上一次对整个存储器刷新终了到下一次对整个存储器全部刷新一遍所用的时间间隔称为最大

13、的刷新时间间隔，普通为2ms。第5章 2164A的引脚A7A0：地址引线复用 CPU对DRAM芯片寻址的地址信号分成行地址和列地址，分别由芯片上的地址线送入芯片内部进展锁存、译码而选中要寻址的单元。DIN、DOUT：数据线RAS、CAS：分别是行地址锁存信号和列地址锁存信号。WE：写允许信号第5章任务过程读出数据：RASCAS行地址列地址WE =1DOUT有效数据第5章三、只读存储器ROM第5章图 ROM存储器的普通构造注：只需给定ROM一个地址码，就有一个相应的固定不变的数据输出， 所以ROM也是一种编码器。A0A100单元01单元02单元03单元D0D1D2D3地址译码器Vcc1. 掩膜R

14、OM由制造厂对芯片进展二次光刻而制成，通常采用MOS工艺制造，一旦制出废品之后，其存贮的信息即可读出运用，但用户不能修正其芯片内的内容。运用场所：用于批量大的定型产品第5章00012. 可编程的ROM( PROM)图 熔丝式PROM存储电路根据用户自已的需求写入存储信息。PROM中的存储内容一旦写入就无法更改，是一种一次性写入的只读存储器。运用场所：适用于小批量的定型产品。 第5章 只读存储器有多种类型，由于UVEPROM和EEPROM存储容量大，可多次擦除后重新对它进展编程而写入新的内容，运用非常方便。尤其是厂家为用户提供了独立的擦除器、编程器或插在各种微型机上的编程卡，大大方便了用户。第5

15、章第5章3.可多次编程的只读存储器EPROMErasable PROM 紫外线可擦除可编程只读存储器UVEPROM 特点：1只读， 失电后信息不丧失；2紫外线透过窗口照射2030分钟后，读出各单元的内容均为FFH时，芯片中内容已被擦除；3信息擦除可重新灌入新的信息程序，可多次编程，比较灵敏。 典型芯片27XX 27162K8位，27648K 8位 第5章高阻5V12.5V高低编程制止数据输出5V12.5V低低编程校验数据输入5V12.5V高由低到高脉冲编程高阻5V5V无关高维持高阻5V5V高无关输出制止数据输出5V5V低低读D0D7VCC VPP PGM 信号线任务方式OE第5章存储器与微处置

16、器的衔接方法一(以2764为例)译码A12-A0A12-A0CEAn-A13OEIO/MRD2764第5章译码A12-A0A12-A0OEAn-A13CEIO/MRD2764存储器与微处置器的衔接方法二(以2764为例)第5章译码A12-A0A12-A0CEAn-A13OEIO/M2764存储器与微处置器的衔接方法三(以2764为例)第5章2. 电可擦除可编程只读存储器EEPROM特点：1只读， 失电后信息不丧失；2加特定电后，可有选择地擦除信息；3信息擦除可写入新的信息程序，可改100-10000次，速度快；4在智能化仪器仪表、控制安装、单片机测控等运用。典型芯片28XX28162K8位，2

17、8648K 8位第5章图 2864的引脚第5章表 2864的任务方式第5章3主存储器设计一、设计主要思索的问题一CPU总线的带负载才干CPU经过总线与内存、I/O接口芯片衔接。8086系统常运用8282地址锁存器和8286数据驱动器以添加总线的驱动才干。 二内存与CPU衔接时的速度匹配 对CPU来说，读/写存储器的操作都有固定的时序。 第5章三内存容量的配置、地址分配 1. 内存容量配置 CPU寻址才干地址总线的条数 软件的大小对于通用计算机，这项不作为主要要素 2. 区域的分配: RAM ROM 3. 数据组织 按字节组织 16位数据，低位字节在前，高位字节在后，存储器奇偶分体四存储器芯片选

18、择 根据微机系统对主存储器的容量和速度以及所存放程序的不同等方面的要求来确定存储器芯片。它包括芯片型号和容量的选择。 第5章00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HF6000HFFFFFHRAM640KBROM256KB保管128KB 系统板上 RAM 256KBI/O通道中扩展 RAM 384KB 保管的 RAM 128KB 扩展 ROM 200KB 16KB 根本 ROM40KBIBM-PC机内存配置第5章ROM子系统第5章系统板上的ROM电路第5章ROM子系统中译码器管理的存储器地址第5章IBM-PC/XT的读写存储器子

19、系统的组成框图第5章不同CPU的寻址范围虚地址维护方式第5章第5章二、存储器的扩展 在实践运用中，由于单片存储芯片的容量总是有限的，很难满足实践存储容量的要求，因此需求将假设干个存储芯片衔接在一同，构成大容量的存储器。存储器的扩展通常有位扩展、字扩展，以及字和位同时扩展三种方式。 位扩展是指添加存储字长。位扩展可利用芯片地址并联的方式实现，即将各芯片的数据线分别接到数据总线的各位，而各芯片的地址线、读/写信号线和片选信号线对应地并联在一同。 1位扩展例5.1:用两片1K4b的SRAM芯片2114，组成1K8b的存储器。 第5章1KB存储单元的地址 就是000H3FFH第5章2字扩展 字扩展是指

20、添加存储器字的数量，字扩展可利用芯片地址串联的方式实现。【例5.2】 用两片2K8b的RAM芯片6116组成4K8b的存储器。 第5章1#芯片的地址范围是000H7FFH，2#芯片的地址范围是800HFFFH。 3字和位扩展 字和位扩展是字扩展和位扩展的组合。【例5.3】 用四片1K4b的RAM芯片2114，组成2K8b的存储器。 第5章第5章第5章 可见，无论需求多大容量的存储器系统，均可利用有限的存储器芯片，经过字和位的扩展来构成。 第5章第5章三、CPU与存储器的衔接地址线的衔接 CPU对存储单元进展访问，首先要选择存储器芯片，即片选。然后在被选中的芯片中选择所要访问的存储单元。在硬件上

21、这种寻址的过程就是地址译码。译码分片外译码和片内译码。片外译码CPU的高位地址线产生片选信号,用来选择存储器芯片 ；片内译码存储器的地址线直接与CPU的低位地址线相连，用来选择芯片内的存储单元。 片内译码由存储器内置的译码器完成，而片外译码那么需求由用户设计译码电路完成。常用的译码电路：1、与非门或&2、非门3、或非门1或4、 74LSABCG1G2AG2BY0Y1Y7当G1=1，G2A=0，G2B=0Y7=0 1 1 1Y6=0 1 1 0Y5=0 1 0 1Y4=0 1 0 0Y3=0 0 1 1Y2=0 0 1 0Y1=0 0 0 1Y0=0 0 0 0 C B A 图 74LS引脚图表

22、 74LS的逻辑功能片外译码的方法：1全译码法除片内地址线外，其他高位地址线全部接到片外译码电路中参与译码，构成片选信号。存储芯片中的任一单元都有独一确实定的地址 。例5.4：经过以下图衔接可将6116SRAM放在8088CPU固定的地址区域 A0A10CSA11A196116CPU全译码法的优点是可以使每片或组芯片的地址范围不仅是独一确定的，而且也是延续的，不会产生地址重叠景象，但对译码电路要求较高。 例 书5.4、5.5 第5章第5章2部分译码法 除片内地址线外，部分高位地址不是全部高位地址接到片外译码电路中参与译码，构成片选信号。对应于存储芯片中的单元可有多个地址 A0A10CPUCSA

23、11A176116例：以下图中A18，A19没有参与译码C0000HC07FFH A18，A19=1，16116SRAM 对应了4个地址空间。即：00000H007FFH A18，A19=0，040000H407FFH A18，A19=0，180000H807FFH A18，A19=1，0第5章3线选法：直接将高位地址线或接反相器接到存储器芯片的片选CS，用地址线的低位实现对芯片的片内地址选择。每一根地址线选通一块芯片，这种方法称为线选法。例：用6232(4KB)的存储器芯片来实现16KB的存储系统(16232CS6232CS6232CS6232CSCPUA0A11A12A13A14A1512

24、34存储器4地址范围存储器3地址范围存储器2地址范围存储器1地址范围存储器地址的构成A15 A14 A13 A12A11- A0地址范围0 1 1 1 0-07000H0 1 1 1 1-17FFFH1 0 1 10-0B000H1 0 1 11-1BFFFH1 1 0 10-0D000H1 1 0 11-1DFFFH1 1 1 00-0E000H1 1 1 01-1EFFFH第5章线选法的优点是衔接简单，选择芯片无需专门的译码电路。线选法的缺陷是把地址空间分成了相互隔离的区域，不能充分利用系统的存储空间。即寻址才干的利用率太低,使大量地址空间浪费，在运用时要予以留意。运用场所：当存储器容量不

25、大，所运用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时。第5章三种译码法的选择：在系统中假设不要求提供CPU可直接寻址的全部存储单元，那么可采用线选法或部分译码法，否那么采用全译码法。 第5章第5章2. 数据 线的衔接 1 当CPU的数据线条数与单片存储器的数据线条数一样时，将数据线对位直接衔接。例：D0D7D0D7CPU存储器27168088第5章2 当CPU的数据线条数和存储器个数相等时，将多个存储器的数据线组合起来与CPU数据线对位衔接。例：CPUD0D7存储器80882164D DA0A19地址译码3. 控制 线的衔接 RAM：RD和OE接，或者将OE直接接地； WR和WE

26、接； CE接地址译码器输出。 ROM： 通常有两条控制线CE和OE, 其中CE用于片选， OE的接法有两种，一种直接接地，另一 种与CPU的 RD衔接。第5章四、存储器的扩展设计举例进展存储器扩展设计时，通常按以下步骤进展。 根据系统实践装机存储容量，确定存储器在整个存储空间中的位置。 选择适宜的存储器芯片，列出地址分配表。 按照地址分配表选用译码器件，画出相应的地址位图，依次确定片选和片内单元的地址线，进而画出片选译码电路。 画出存储器与CPU系统总线的衔接图。 第5章【例】 为某8位机地址总线为16位设计一个32KB容量的存储器。要求采用2732芯片构成8KB EPROM区，地址从0000H开场；采用6264芯片构成24KB RAM区，地址从2000H开场。片选信号采用全译码法。解：第一步，确定实现24KB RAM存储体所需求的RAM芯片的数量。 由于每片6264提供2138位的存储容量，所以实现24KB存储容量所需求的RAM芯片数量是 RAM数量= =3片 第5章第二步，确定实现8KB ROM存储体所需求的EPROM芯片数量。由于每片2732提供2128位的存储容量，所以实现8KB存储容量所需求的EPROM芯片数量是 EPROM数量= =2片 第三步，存储器芯片片选择信号的产生及电路设计。采用74LS译码器全译码的方法产生