PCBLAYOUT交流稿卢金丰08506教学内容

1、Good is good, but better carries it.精益求精，善益求善。PCBLAYOUT交流稿卢金丰08506-怎样做一块好的PCB板首先我们先认识下面三个名词：SCHPCBPCBA大家都知道做PCB板就是把设计好的原理图变成一块实实在在的PCB电路板,请别小看这一过程,有很多原理上行得通的东西在工程中却难以实现,或是别人能实现的东西，另一些人却实现不了,因此说做一块PCB板不难,但要做好一块PCB板却不是一件容易的事情。PCBA是把PCB装上所要元器件，完成调试后的半成品。我们设计的PCB要求要很顺利变为PCBA。微电子领域的两大难点在于，高频信号和微弱信号的处理,在这

2、方面PCB制作水平就显得尤其重要,同样的原理设计,同样的元器件,不同的人制作出来的PCB就具有不同的结果,那么如何才能做出一块好的PCB板呢?根据我们以往的经验,就以下几方面谈谈自己的看法:（有的同事已有几年或十几年的LAYOUT经验，可以提出来分享，有经验的同事也许心里都知道PCBLAYOUT为什么要这样要求，就是没有整理成文字。近段时间我整理了一下，具体跟大家分享以下几个方面）：一:要明确设计目标如果我们接受到一个设计任务,首先要明确其设计目标,是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板,只要做到布局布线合理整齐,机械尺寸

3、准确无误即可。当板上有超过40MHz的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着门电路传输速度的提高，在信号线上的反射将会相应增加，相邻信号线间的串扰也会增加，通常高速电路的功耗和热耗散也都较大，在做高速PCB时应引起足够的重视。当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不能有效地提取出来。对板

4、子的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。此外还要考虑其他一些相关因素，如板子层数，采用元器件的封装外形，板子的机械强度，还有SMT的相关工艺要求等。在做PCB板子前，要做到心中有数。二。了解所用元器件的功能对布局布线的要求我们知道，有些特殊元器件在布局布线时有特殊的要求，比如模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在小信号放大部分还专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。对散热问题必须在布局时就必须进行特殊考虑，若采用自然散热，就要把芯片放在空气流通比较顺畅的地方

5、，而且散出来的热量还不能对其它芯片构成大的影响。如果板子上装有喇叭或其他大功率的器件，有可能对电源造成严重的污染这一点也应引起足够的重视。三.元器件布局的考虑元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能的短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，板子的机械尺寸，插座的位置等也需认真考虑。高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL（ECL电路是射极耦合逻辑（EmitterCou

6、pleLogic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色）电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线（每30cm线长约有2ns的延迟量）带来延迟时间的增加，可使系统速度大为降低（.象移位寄存器），同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源

7、连到各插件板的时钟线的长度必须相等。电源与地线对于有多个IC的PCB要采用下面的方案：四传输线效应（跟我们现阶段关系不大不做介绍）传输线会对整个电路设计带来以下效应。反射信号Reflectedsignals延时和时序错误Delay&Timingerrors多次跨越逻辑电平门限错误FalseSwitching过冲与下冲Overshoot/Undershoot串扰InducedNoise(orcrosstalk)电磁辐射EMIradiation反射信号如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种

8、错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。延时和时序错误信号延时和时序错误表现为：信号在逻辑电平的高与低门限之间变化时保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的混乱。通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。信号延时产生的原因：驱动过载，走线过长。多次跨越逻辑电平门限错误信号在跳变的过程中可能多次跨越逻辑

9、电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。过冲与下冲过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。串扰串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因

10、此解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。电磁辐射EMI(Electro-MagneticInterference)即电磁干扰，产生的问题包含过量的电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行EMI仿真的软件工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制五。避免传输线效应的方法针

11、对上述传输线问题所引入的影响，我们从以下几方面谈谈控制这些影响的方法。严格控制关键网线的走线长度如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。合理规划走线的拓扑结构解决传输线效应的另一个方法是选择正确的布线路径

12、和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，PCB走线采用两种基本拓扑结构，即菊花链(DaisyChain)布线和星形(Star)分布。对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易100%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：StubDelay=Trt*0.1.例如，高速

13、TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占用的布线空间较小并可用单一电阻匹配终结。但是这种走线结构使得在不同的信号接收端信号的接收是不同步的。星形拓扑结构可以有效的避免时钟信号的不同步问题，但在密度很高的PCB板上手工完成布线十分困难。采用自动布线器是完成星型布线的最好的方法。每条分支上都需要终端电阻。终端电阻的阻值应和连线的特征阻抗相匹配。这可通过手工计算，也可通过CAD工具计算出特征阻抗值和终端匹配电阻值。在上面的两个例子中使用了简单的终端电阻，实际中可选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方

14、式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。最后一种方式为分离匹配终端，这种方式匹配元件需要放置在接收端附近。其优点是不会拉低信号，并且可以很好的避免噪声。典型的用于TTL输入信号(ACT,HCT,FAST)。此外，对于终端匹配电阻的封装型式和安装型式也必须考虑。通常SMD表面贴装电阻比通孔元件具有较低的电感，所以SMD封装元件成为首选。如果选择普通直插电阻也有两种安装方式可选

15、：垂直方式和水平方式。垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。抑止电磁干扰的方法很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用表面积层技术Build-up设计制做PCB来实现。表

16、面积层通过在普通工艺PCB上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低PCB的体积。PCB面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。其它可采用技术为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源

17、层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。如果没有电源层，那么长的电源连线会在信号和回路间形成环路，成为辐射源和易感应电路。走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线和环形天线)。天线对外产生EMI辐射，同时自身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。上面谈到的是比较理论的内容，相信大家学的比较多，也比教容易理解。（20分钟）我们重点

18、讲PCB工艺规范（这方面就比较有经验之谈了）规范产品的PCB工艺设计，规定PCB工艺设计的相关参数，使得PCB的设计满足方便生产、测试；能通过安规（UL、FCC、CCC等）和相关实验室要求，在产品设计过程中，构建产品的工艺、技术、质量、成本（包括最佳经济尺寸）等等。我们先了解下面几个名词：导通孔（via）：一种用于内层连接的金属化孔，但其中并不用于插入元件引线或其它增强材料。盲孔（Blindvia）：从印制板内层仅延展到一个表层的导通孔。埋孔（Buriedvia）：未延伸到印制板表面的一种导通孔。过孔（Throughvia）：从印制板的一个表层延展到另一个表层的导通孔。元件孔（Componen

19、thole）：用于元件端子固定于印制板及导电图形电气联接的孔。Standoff（SMT工艺）：表面贴器件的本体底部到引脚底部的垂直距离。一、元器件库选型要求已有PCB元件封装库的选用应确认无误PCB上已有元件库器件的选用应保证封装与元器件实物外形轮廓、引脚间距、通孔直径等相符合。焊盘两端走线均匀或热容量相当焊盘与铜箔间以”米”字或”十”字形连接DIP器件管脚应与通孔公差配合良好，考虑公差可适当增加尺寸（特别是单面板），确保透锡良好。着锡面的焊盘形状和大小要合理。元件的孔径形成序列化，40mil以上按5mil递加，即40mil、45mil、50mil、55mil；40mil以下按4mil递减，即

20、36mil、32mil、28mil、24mil、20mil、16mil、12mil、8mil.器件引脚直径与PCB焊盘孔径的对应关系，以及二次电源插针焊脚与通孔回流焊的焊盘孔径对应关系如表1：器件引脚直径（D）PCB焊盘孔径/插针通孔回流焊焊盘孔径建立元件封装库存时应将孔径的单位换算为英制（好多进口元器件资料是英制的），并使孔径满足序列化要求。新器件的PCB元件封装库存应确定无误，PCB上尚无件封装库的器件，应根据器件资料建立元件封装库，并保证丝印库与实物相符合，特别是新建立的电磁元件、自制结构件等元件库是否与元件的资料（承认书、图纸）相符合。新器件建立要考虑不同工艺（回流焊、波峰焊、通孔回流

21、焊）要求的元件库。需过波峰焊的SMT器件要求使用表面贴波峰焊盘库（提问，什么是红胶工艺？采有红胶工艺焊盘有什么要求？最后总结留给陈永国5分钟）。轴向器件（DIP的电阻等）和跳线的引脚间距的种类应尽量少和标准化，以减少器件的成型和安装工具。锰铜丝等作为测量用的跳线的焊盘要做成非金属化，若是金属化焊盘，那么焊接后，焊盘内的那段电阻将被短路，电阻的有效长度将变小而且不一致，从而导致测试结果不准确。除非实验验证没有问题，否则不能选非表贴器件作为表贴器件使用。因为这样可能需要手焊接，效率和可靠性都会很低。多层PCB侧面局部镀铜作为用于焊接的引脚时，必须保证每层均有铜箔相连，以增加镀铜的附着强度，同时要有

22、实验验证没有问题，否则双面板不能采用侧面镀铜作为焊接引脚。二、基本布局要求1PCBA加工工序合理制成板的元件布局应保证制成板的加工工序合理，以便于提高制成板加工效率和直通率。PCB布局选用的加工流程应使加工效率最高。常用PCBA的6种主流加工流程如表2：波峰焊加工的制成板进板方向应在PCB上标明，并使进板方向合理，若PCB可以从两个方向进板，应采用双箭头的进板标识（提问：波峰焊为什么要分进板方向？）。两面过回流焊的PCB的BOTTOM面要求无大体积、太重的表贴器件需两面都过回流焊的PCB，第一次回流焊接器件重量限制如下：A=器件重量/引脚与焊盘接触面积片式器件：A0.075g/mm2翼形引脚器

23、件：A0.300g/mm2J形引脚器件：A0.200g/mm2面阵列器件：A0.100g/mm2若有超重的器件必须布在BOTTOM面，则应通过试验验证可行性。需波峰焊加工的单板背面器件不形成阴影效应的安全距离已考虑波峰焊工艺的SMT器件距离要求如下：不同类型器件的封装尺寸与距离关系表（表4）：大于0805封装的陶瓷电容或玻璃体贴片二极管，布局时尽量靠近传送边或受应力较小区域，其轴向尽量与进板方向平行（图4），波峰焊的PCB尽量不使用1825以上尺寸的陶瓷电容。进板方向减少应力，防止元件崩裂受应力较大，容易使元件崩裂经常插拔器件或板边连接器周围3mm范围内尽量不布置SMD，以防止连接器插拔时产生

24、的应力损坏器件。如图5：连接器周围3mm范围内尽量不布置SMD过波峰焊的表面贴器件的standoff（在回流焊的工艺流程里，有个环节叫点胶，简单点说就是用胶水粘住器件，然后加热让锡膏融化，这样就把器件焊好了。但是这个过程对器件有要求，不是任何器件都可以粘住的，比如在板子背面，就不能粘太重的器件，器件如果太重，一方面胶水根本粘不住，另一方面即使粘住了在锡膏融化的时候也容易掉下来。在SMT制程里有个专业的名词来描述这个过程对器件的要求，叫“standoff”，这个词就是指器件本体（不是指焊盘，是指两个焊盘中间的那部分）到PCB表面的垂直距离，这个值不能太大，如果太大就容易出现前面所说的情况。为了对

25、standoff值较大的器件进行补偿，就需要缩短器件本体到PCB表面的距离，而在器件的两个pin中间走线，恰好就可以达到这个效果，相当于把PCB表面“垫”高了。有时为了达到这个效果而在器件下面故意增加走线，这种走线称之为“虚拟走线”）。符合规范要求过波峰焊的表面贴器件的standoff应小于0.15mm，否则不能布在B面过波峰焊，若器件的standoff在0.15mm与0.2mm之间，可在器件本体底下布铜箔以减少器件本体底部与PCB表面的距离。为保证过波峰焊时不连锡，背面测试点边缘之间距离应大于1.0mm。过波峰焊的插件元件焊盘间距大于1.0mm为保证过波峰焊时不连锡，过波峰焊的插件元件焊盘边

26、缘间距应大于1.0mm（包括元件本身引脚的焊盘边缘间距）。优选插件元件引脚间距（pitch）2.0mm，焊盘边缘间距1.0mm。在器件本体不相互干涉的前提下，相邻器件焊盘边缘间距满足图6要求：Min1.0mm插件元件每排引脚为较多，以焊盘排列方向平行于进板方向布置器件时，当相邻焊盘边缘间距为0.6mm-1.0mm时，推荐采用椭圆形焊盘或加偷锡焊盘（图7）。BGA周围3mm内无器件为了保证可维修性，BGA器件周围需留有3mm禁布区，最佳为5mm禁布区。一般情况下BGA不允许放置背面（两次过回流焊的单板地第一次过过回流焊面）；当背面有BGA器件时，不能在正面BGA5mm禁布区的投影范围内布器件。贴

27、片元件之间的最小间距满足要求机器贴片之间器件距离要求（图8）：同种器件：0.3mm异种器件：0.13*h+0.3mm（h为周围近邻元件最大高度差）只能手工贴片的元件之间距离要求：1.5mm。元器件的外侧距过板轨道接触的两个板边大于、等于5mm（图9）器件禁布区为了保证制成板过波峰焊或回流焊时，传送轨道的卡抓不碰到元件，元器件的外侧距板边距离应大于或等于5mm，若达不到要求，则PCB应加工艺边，器件外框与VCUT的距离0.5mm（现我们公司是采用分板机把拼板再分开，在生产中我们已经发现这样的问题:PCB过不了分板机，下面请陈永国讲我们要怎样解决这个问题和PCBLAYOUT要注意的问题2分钟）。可

28、调器件、可插拔器件周围留有足够的空间供调试和维修应根据系统或模块的PCBA安装布局，以及可调器件的调测方式，来综合考虑可调器件的排布方向、调测空间；可插拔器件周围空间预留，应根据邻近器件的高度决定(有些设计人员把高元器件排在一起,如果是插件就不好插;如果是SMD,贴好了就不好拆,下烙铁的空间都没有)。所有的插装磁性元件一定要有坚固的底座，禁止使用无底座插装电感有极性的变压器的引脚尽量不要设计成对称形式安装孔的禁布区内无元器件和走线（不包括安装孔自身的走线和铜箔）设计和布局PCB时，应尽量允许器件过波峰焊接。选择器件时尽量少选不能过波峰焊接的器件，另外放在焊接面的器件应尽量少，以减少手工焊接。裸

29、跳线不能贴板跨越板上的导线或铜皮，以避免和板上的铜皮短路，绿油不能作为有效的绝缘。布局时应考虑所有器件在焊接后易于检查和维护。电缆的焊接端尽量靠近PCB的边缘布置以便插装和焊接（也要留有足够的空间点胶），否则PCB上别的器件会阻碍电缆的插装焊接或被电缆碰歪。多个引脚在同一直线上的器件，象连接器、DIP封装器件、T220封装器件，布局时应使其轴线和波峰焊方向平行。（图11）较轻的器件如二级管和1/4W电阻等，布局时应使其轴线和波峰焊方向垂直。这样能防止过波峰焊时因一端先焊接凝固而使器件产生浮高现象。（图12）电缆和周围器件之间要留有一定的空间，否则电缆的折弯部分会压迫并损坏周围器件及其焊点。有B

30、OTTOM面表贴器件需过波峰时，应确定贴装阻容件与SOP的布局方向正确，SOP器件轴向需与波峰方向一致。SOP器件在过波峰尾端需接增加一对偷锡盘。尺寸满足图19要求。b.SOT器件过波峰尽量满足最佳方向。SOJ、PLCC、QFP等表贴器件不能过波峰焊。过波峰焊的SOP之PIN间距大于1.0mm,片式元件在0603以上。2走线要求印制板距板边距离：V-CUT边大于0.75mm，铣槽边大于0.3mm。为了保证PCB加工时不出现露铜的缺陷，要求所有的走线及铜箔距离板边：VCUT边大于0.75mm，铣槽边大于0.3mm（铜箔离板边的距离还应满足安装要求）。散热器正面下方无走线（或已作绝缘处理）为了保证

31、电气绝缘性，散热器下方周围应无走线（考虑到散热器安装的偏位及安规距离），若需要在散热器下布线，则应采取绝缘措施使散热器与走线绝缘，或确认走线与散热器是同等电位。各类螺钉孔的禁布区范围要求各种规格螺钉的禁布区范围如以下表5所示(此禁布区的范围只适用于保证电气绝缘的安装空间，未考虑安规距离，而且只适用于圆孔)：要增加孤立焊盘和走线连接部分的宽度（泪滴焊般），特别是对于单面板的焊盘，以避免过波峰焊接时将焊盘拉脱。腰形长孔禁布区如下表6：3固定孔、安装孔、过孔要求过波峰的制成板上下需接地的安装孔和定位孔应定为非金属化孔。SMT焊盘边缘距导通也边缘的最小距离为10mil，若过孔塞绿油，则最小距离为6mi

32、l。SMT器件的焊盘上无导通孔（注：作为散热用的DPAK封装的焊盘除外）通常情况下，应采用标准导通孔尺寸标准导通孔尺寸（孔径与板厚比1：6）如表7：过波峰焊接的板，若元件面有贴板安装的器件，其底下不能有过孔或者过孔要盖绿油。4基准点要求有表面贴器件的PCB板对角至少有两个不对称基准点（图13）基准点用于锡膏印刷和元件贴片时的光学定位。根据基准点在PCB上的分别可分为拼板基准点、单元基准点、局部基准点。PCB上应至少有两个不对称的基准点。基准点中心距板边大于5mm，并有金属圈保护a.形状：基准点的优选形状为实心圆。b.大小：基准点的优选尺寸为直径40mil1mil。c.材料：基准点的材料为裸铜或

33、覆铜，为了增加基准点和基板之间的对比度，可在基准点下面敷设大的铜箔(陈永国对基准点还有另一个要求,下面请他讲为什要这样要求2分钟)。为了保证印刷和贴片的识别效果，基准点范围内应无其它走线及丝印。需要拼板的单板，每块单元板上尽量保证有基准点，若由于空间原因单元板上无法布下基准点时，则单元板上可以不布基准点，但应保证拼板工艺上有基准点。5丝印要求所有元器件、安装孔、定位孔都有对应的丝印标号为了方便制成板的安装，所有元器件、安装孔、定位孔都有对应的丝印标号，PCB上的安装孔丝印用H1、H2Hn进行标识。为了保证器件的焊接可靠性，要求器件焊盘上无丝印；为了保证搪锡的锡道连续性，要求需搪锡的锡道上无丝印

34、；为了便于器件插装和维修，器件位号不应被安装后器件所遮挡；丝印不能压在导通孔、焊盘上，以免开阻焊窗时造成部分丝印丢失，影响训别。丝印间距大于5mil。有极性元器件其极性在丝印图上表示清楚，极性方向标记要易于辨认。有方向的接插件其方向在丝印上表示清楚。PCB文件上应有板名、版本号等制成板信息丝印，位置明确、醒目，并符和公司命名要求。6安规要求保险管的安规标识齐全保险丝附近是否有6项完整的标识，包括保险丝序号、熔断特性、额定电流值、防爆特性、额定电压值、英文警告标识。如F101F3.15AH,250Vac,“CAUTION：ForContinuedProtectionAgainstRiskofFi

35、re，ReplaceOnlyWithSameTypeandRatingofFuse”。若PCB上没有空间排布英文警告标识，可英文警告标识放到产品的使用说明书中说明PCB上危险电压区域标注高压警示符PCB的危险电压区域部分应用40mil宽的虚线与安全电压区域隔离，并印上高压危险标识和“DANGER!HIGHVOTAGE”。高压警示符如图16所示：PCB板安规标识应明确PCB板五项安规标识（UL、FCC认证标志、UL、FCC认证文件号、生产厂家、阻燃等级）齐全。PCB上加强绝缘隔离带电气间隙和爬电距离满足要求，具体参数要求参见相关的。靠隔离带的器件需要在10N推力情况下仍然满足上述要求。除安规电容

36、的外壳到引脚可以认为是有效的基本绝缘外，其它器件的外壳均不认为是有效绝缘，有认证的绝缘套管、胶带认为是有效绝缘。7可测试性要求是否采用测试点测试（包含ICT）。PCB上应有两个以上的定位孔(定位孔不能为腰形)。定位的尺寸应符合直径为(35cm)要求。定位孔位置在PCB上应不对称应有有符合规范的工艺边不能将SMT元件的焊盘作为测试点测试点的位置都应在同一焊接面上(二次电源该项不作要求)测试点的形状、大小应符合规范测试点建议选择方形焊盘(选圆形亦可接受),焊盘尺寸不能小于1mm*mm。测试点应都有标注(以TP1、TP2.进行标注)。所有测试点都应已固化(PCB上改测试点时必须修改属性才能移动位置)

37、。测试的间距应大于2.54mm或1.78mm。测试点与焊接面上的元件的间距应大于2.54mm。低压测试点和高压测试点的间距离应符合安规要求。测试点到PCB板边缘的距离应大于125mil/3.175mm。测试点到定位孔的距离应该大于0.5mm,为定位柱提供一定净空间。测试点的密度不能大于每平方厘米4-5个;测试点需均匀分布。电源和地的测试点要求。每根测试针最大可承受2A电流,每增加2A,对电源和地都要求多提供一个测试点。对于数字逻辑单板,一般每5个IC应提供一个地线测试点。对于ICT测试,每个网络都要有测试点;对于功能测试,调整点、接地点、交流输入、放电电容、需要测试的表贴器件等要有测试点。测试点不能被条形码等挡住,不能被胶等覆盖。如果单板需要喷涂”三防漆”,测试焊盘必须进行特殊处理,以避免影响探针可靠接触。三、热设计要求高热器件应考虑放于出风口或利