FIR滤波器的FPGA实现方法

1、FIR滤波器的FPGA实现要领摘要:为了给现实应用中选择符合fir滤波器的fpga实现布局提供参考,起首从fir数字滤波器的根本原理动身,阐发了fir滤波器的布局特点,然后别离先容了基于fpga的fir滤波器的串行、并行、转置型、fft型和漫衍式布局型的实现要领,对付种种实现的布局做了阐发、比力以及优化处置惩罚,特殊是对基于fft的fir滤波器与传统卷积布局举行了准确的数值盘算比力,末了得出满意于低阶或高阶的种种fir滤波器实现布局的实用范畴及其优缺点,并针对现实工程应用提出了下一步需办理的题目。关键词:fir滤波器;fpga;fft;漫衍式算法中图分类号:tn710-34文献标识码:a文章编

2、号:1004-373x(2022)22-0064-04realizatinethdsffirfilterbasednfpgaxuyuan-ze,daili-xin,gaxia-rng,angli,gujian-qiang(shlfphysialsieneandtehnlgy,suthestjiatnguniversity,hengdu610031,hina)abstrat:inrdertprvidereferenenseletingapprpriatestrutureffirfilterbasednfpga,thestrutureharateristisffirfilterareanalyze

3、dfrthebasiprinipleffirdigitalfilter.theserialstruture,parallelstruture,transpsestruture,fftstrutureanddistributedstruturefrealizingfirfilternfpgaareintrdued.variusrealizatinstruturesareanalyzed,paredandptiized,espeiallythefirfilterbasednfftisparedithtraditinalnvlutinstruturethrughthepreisenuerialalu

4、latin.theappliatinareas,eritsanddefetsfthekindsfstruturesffirfilterhiheetthel-rderrhigh-rderarebtained,andseprblehihshuldbereslvedisgivenfrpratialengineeringappliatin.keyrds:firfilter;fpga;fft;distributedalgrith收稿日期:2022-06-26在数字信号处置惩罚体系中,有限脉冲相应(finiteipulserespnse,fir)数字滤波器是一个非常紧张的根本单位。比年来,由于fpga具有

5、高速率、高集成度和高可靠性的特点而得到快速生长。随着当代数字通讯体系对付高精度、高处置惩罚速率的需求,越来越多的研究转向接纳fpga来实现fir滤波器1-2。而对付fir滤波器要充实思量其资源与运行速率的公正优化,种种差异的fir滤波布局各具优缺点,在相识种种布局优缺点后才气更好地选择符合布局来实现fir滤波。1fir数字滤波器fir数字滤波器由有限个采样值构成,方案中在满意幅值特性时,还能包管准确、严酷的相位特性,因此在信号处置惩罚等范畴得到普及的应用3。对付fir滤波器,其输出y(n)表现为如下情势:由于fir滤波器的打击相应为一个有限序列,其体系函数可表现为:fir滤波器的根本布局如图1

6、所示。fir滤波器只在原点处存在顶点,以是这使得fir滤波用具有全局不变性。同时fir滤波器满意线性相位条件,其打击相应序列为实数且满意奇对称或偶对称条件,即:h(n)=h(n-n-1)(3)图1fir滤波器的布局2实现要领运用fpga来实现fir数字滤波器的布局多种多样,但是重要有以下几类:串行布局、并行布局、转置型布局、基于fft算法布局、漫衍式布局。其他范例的fir滤波器布局都可以由以上几种布局衍生而来。2.1串行布局由表达式(1)可知,fir滤波器本色是做一个乘累加运算,其滤波器的阶数决定了一次乘累加的次数,其串行布局4如图2所示。图2fir滤波器的串行布局串行布局的fir滤波器布局简

7、朴,硬件资源占用少,只必要复用1个乘法器和1个加法器,以是本钱较低。但是,这种布局的fir滤波器要颠末多个时钟周期才有输出,同时,内部时钟周期还受到乘法器运算速率的影响,以是该布局的fir滤波器处置惩罚速率慢,只实用于滤波阶数较低且处置惩罚速率要求低的体系。2.2并行布局将串行布局的fir滤波器睁开就可以得到并行布局的fir滤波器,并行fir滤波器布局又称作直接型fir滤波器布局,这种布局是直接按照图1的滤波器布局,用多个乘法器和加法器并行实现。通常思量到其滤波器系数的对称性,先对输入值举行加法运算,再举行乘法运算,末了累加输出,以此来淘汰乘法器的个数5,其布局如图3所示。图3系数对称的fir

8、滤波器的并行布局2.3转置型布局基于并行布局的转置型fir滤波器实现了数据的并行输入,在1个周期内就能完成1次滤波,而且各级布局雷同,在每个阶段都可以读出数据,可以对滤波阶数举行扩展大概缩减,实现恣意阶数的滤波器。但是由于基于的是并行布局,便有着并行布局的一些缺点,重要是对付高阶的滤波器,其资源占用量是宏大的,方案本钱高。固然如许,转置型fir滤波器还是应用普及的一种滤波器。图4并行布局fir滤波器转置型2.4基于fft的布局应用快速傅里叶变更(fastfuriertransfr,fft)实现fir滤波器是一种快速实现滤波算法的紧张途径。图5基于fft的fir滤波器布局为实现fft,按照两有限

9、长序列的线性卷积可用其循环卷积取代而不产生混叠,必需选择循环卷积长度nn1+n2-1,马上x(n)和h(n)补零至长度为n的序列,即:x(n)=x(n),0nn1-10,n1nn-1h(n)=h(n),0nn2-10,n2nn-1(4)k=df=n1n22n(1+32lg2n)=n21(2n1-1)2+3lg2(2n1-1)(5)表1差异点时的运算量比拟2.5漫衍式布局漫衍式算法(distributedaritheti,da)于1973年就由risier提出8,但是直到fpga出现,才普及的被应用于fpga中盘算乘累积和。对付有标记数x(n)可以用下式的补码情势表现:x(n)=-2bxb(n)

10、+b-1b=0 xb(n)2b(6)将式(6)代入式(1)得:y(n)=-2bn-1i=0 xb(n-i)h(i)+b-1b=02bn-1i=0h(i)xb(n-i)(7)基于漫衍式算法的fir滤波器重要有3种布局范例。(1)第一种布局为串行漫衍式布局。串行漫衍式fir滤波器的原理为,起首用全部n个输入量的最低位对da查寻表举行寻址查值,得到一个部门积,将部门积右移一位即相称于除以2后放到存放器中暂存。同时,n个输入量的次低位开始对da查寻表举行寻址查值,得到另一个部门积,把该部门积与上一个储存在存放器中的值举行相加,相加后的值再右移一位放到存放器中。以此重复循环累加,直到全部位数都寻址完成,

11、留意最高位寻址后的部门积是相减,末了所得到的值就是所必要的效果。表2布局规矩0000h(0)0+h(1)0+h(n-2)0+h(n-1)0=00001h(0)1+h(1)0+h(n-2)0+h(n-1)0=h(0)1111h(0)+h(1)+h(n-2)+图6串行漫衍式布局(2)第二种布局为并行漫衍式布局。并行漫衍式布局就是将n个输入量的差异位举行同时查表,而雷同位送入同一个r寻址,差异位有差异的r。其布局如图7所示10。图7并行漫衍式布局图8串并结合的漫衍式布局fir滤波器的漫衍式算法布局比单独用乘法器实现的速率快,特殊是滤波阶数越高,其上风越发显着。漫衍式布局中,串行布局是1次查询1位,以

12、是对b位的数据在不算上移位存放等的时间,完成1次滤波必要b个时钟周期;而并行布局只必要1个时钟周期便完成滤波,以是并行布局是速率最优的布局,但是并行布局必要b个da查寻表,必要大量的r来储存,加大了硬件资源的斲丧,特殊是阶数越高,硬件范围将非常膨大;串并布局综合两种布局上风,实如今速率和范围上的和谐。现实应用中,需按照体系的要求来选择符合的布局。3结语本文定性地阐发了种种fir滤波器的fpga实现要领。对付低阶的fir滤波器可接纳串行布局、并行布局以及转置型布局来实现,而并行布局和转置型布局的fir滤波器以捐躯资源斲丧来实现了速率上上风;对付高阶的fir滤波器,基于乘法器布局的串行布局、并行布局及转置型布局在速率上难以到达高速处置惩罚的要求,而漫衍式算法将乘法转换为查表和累加的布局,使得漫衍式布局的fir滤波器在速率上得到了进步,但三种差异情势的漫衍式布局要在综合思量资源以及速率的底子上举行公正选择;同样接纳fft实现的fir滤波器以淘汰运算量来得到了速率上的进步,特殊是滤波阶数越高其速率提拔越显着。当代工程技能范畴对滤波体系的带宽、高速、信号的及时性处置惩罚等方面要求越来越高,在运用fpga来实现fir滤波中,基于乘法器布局的fir滤波器无法满意以上要求,而漫衍式布局的fi