第三讲模拟IC及其模块设计

1、第三讲模拟IC及其模块设计浙大微电子韩 雁2013.3浙大微电子内容模拟IC制造的工艺流程模拟IC设计需要具备的条件模拟IC设计受非理想因素的影响带隙基准源的设计运算放大器的设计电压比较器的设计压控振荡器的设计过温保护电路的设计欠压保护电路的设计2/32浙大微电子内容模拟IC制造的工艺流程模拟IC设计需要具备的条件模拟IC设计受非理想因素的影响带隙基准源的设计运算放大器的设计电压比较器的设计压控振荡器的设计过温保护电路的设计欠压保护电路的设计3/32浙大微电子1、IC制造的基本工艺流程1、P阱 (或N阱)2、有源区 (制作MOS晶体管的区域)3、N-场注入 ( 调整P型MOS管场区的杂质浓度,

2、减小寄生效应 )4、P-场注入 ( 调整N型MOS管场区的杂质浓度,减小寄生效应 )5、多晶硅栅 ( MOS管的栅极或称门极 )6、N+注入 ( 形成N型MOS管的源漏区 )7、P+注入 ( 形成P型MOS管的源漏区 )8、引线孔 ( 金属铝与硅片的接触孔 )9、一铝 ( 第一层金属连线 )10、通孔 ( 两层金属铝线之间的接触孔 )11、二铝 ( 第二层金属连线 )12、压焊块 ( 输入、输出引线压焊盘 )4/32浙大微电子2、模拟IC设计需要具备的条件 电路设计软件及模型电路图绘制软件 （Schematic Capture）电路仿真验证 软件（SPICE）器件工艺模型（SPICE MODE

3、L）*5/32浙大微电子某IC制造公司提供的SPICE Model （NMOS ）*NMOS ( NML7 ).MODEL &1 NMOS LEVEL=1 VTO=0.7 KP=1.8E-5 TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 & GAMMA=0.83 PMI=0.695 RD=27 RS=27 & CBD=7.8E-14 CBS=7.8E-14 PB=0.74 CGSO=5.9E-10 CGDO=5.9E-10 & CGBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1 IS=1.0E-15*END6/32浙大微电子模拟IC设计需要

4、具备的条件（续） 版图设计软件及验证文件版图绘制软件(Virtuso)设计规则检查软件(DRC)寄生参数提取软件(Extracter)版图-电路图一致性检查(LVS)后三项软件需要的规则文件*GND7/32浙大微电子所需DRC规则文件(Design Rule Check)ivIf(switch(drc?) then ；条件转移语句，选择是否运行drcdrc(nwell width 4.8 1.a: Min nwell width =4.8) ；检查N阱宽度是否小于4.8umdrc(nwell sep 1.8 1.b: Min nwell to nwell spacing =1.8) ；检查N阱

5、之间的最小间距是否小于1.8umdrc(nwell ndiff enc 0.6 1.c:nwell enclosure ndiff =0.6 )；检查N阱过覆盖N扩散区是否大于0.6umdrc(nwell pdiff enc w!=nil & schPlist-w!=nil then if( layPlist-w !=schPlist-w then sprintf (errorW,Gate width mismatch: %gu layout to %gu schematic, float( layPlist-w ), float( schPlist-w ) ) return( errorW

6、) ) ) if(layPlist-l !=nil & schPlist-l !=nil then if( layPlist-l != schPlist-l then sprintf( errorL, Gate length mismatch: %gu layout to %gu schematic, float( layPlist-l ),float(schPlist-l) ) return( errorL ) ) ) return( nil ) ) ) 9/32浙大微电子所需Extract（寄生）器件、参数提取文件drcExtractRules(ivIf( switch( extract?

7、 ) then；定义识别层 ngate=geomAnd(ndiff poly) pgate=geomAnd(pdiff poly)；提取器件extractDevice( pgate poly(G) psd(S D) pmos ivpcell )extractDevice( ngate poly(G) nsd(S D) nmos ivpcell)10/32浙大微电子3、模拟IC设计受非理想因素的影响（1）PVT 的影响制造工艺、工作电压、环境温度P (制造工艺)tt ff ss sf fs 五个工艺角V (工作电压)偏差士10%T (环境温度)民品（0 - 75C）工业用品（-40 - 85C）

8、军品（-55 - 125C）以上所有的情况都要进行仿真！N+ N+ P11/32浙大微电子模拟IC设计受非理想因素的影响（2）寄生电感电容电阻的影响互感连线电阻结电容、连线电容（线间、对地）12/32浙大微电子高性能模拟IC设计需要的步骤 后仿真版图设计完成 及 寄生参数提取后的电路仿真对电路的频率特性有影响对需要精细偏置的电路有影响GND13/32浙大微电子内容模拟IC制造的工艺流程模拟IC设计需要具备的条件模拟IC设计受非理想因素的影响带隙基准源的设计运算放大器的设计电压比较器的设计压控振荡器的设计过温保护电路的设计欠压保护电路的设计14/32浙大微电子4、带隙基准源的设计令： 推导公式如

9、下： I1 = I2 = I315/30浙大微电子带隙基准源温度特性 16/32浙大微电子带隙基准源输出与电源电压关系 17/32浙大微电子带隙基准源电源抑制比 18/32浙大微电子5、运算放大器的设计(差模输入输出)19/32浙大微电子带有共模反馈的运算放大器两级放大，共源共栅输入 ，共模反馈，Miller电容零极点补偿20/32浙大微电子运放的直流增益、单位增益带宽与相位裕度21/32浙大微电子6、电压比较器的设计要求有较高的灵敏度。通常把比较器能有效比较的最低电平值定义为灵敏度。要求有较高的响应速度。比较器的响应时间和它的转换速率及增益带宽有关。要求有良好的稳定性。要求有良好的工艺兼容性

10、。22/32浙大微电子比较器的性能参数有：灵敏度输入失调电压输入共模范围输入偏置电流输出驱动电流输出电压工作电压静态电流输出上升时间，输出下降时间，输出延迟时间芯片面积指标实例：100nS delay with 5mV overdrive=5.7V时，Va大于基准电压，使比较器C2 输出低电平。Vb也大于基准电压，使比较器C1 输出高电平。经RS触发器等逻辑电路后输出高电平。电路进入正常工作状态。电路一旦进入正常工作状态，将应该允许工作电压有一个适当的波动范围4.7-5.7V.当Vc低于设定下限4.7V时，Vb小于基准电压。Va也小于基准电压，那么C2输出为高电平，C1输出为低电平。这时，RS

11、触发器等逻辑电路输出低电平，关断内部供电电路以及输出电路，起到欠压保护作用。 28/32浙大微电子求各电阻及Vr的设计值列方程： 5.7 R3 / (R1+R2+R3) Vr （1） 4.7（R2+R3）/ (R1+R2+R3) Vr （2）即 4.7（R2+R3）/ (R1+R2+R3) Vr 5.7 R3 / (R1+R2+R3) （3）亦即 4.7（R2+R3） 5.7 R3得 4.7R2 4.7R2） （4）若令： R2 = R1= 1K, R3 = 5K, 则（3）式变为：（4.7 * 6）/ 7 Vr （5.7 * 5）/ 7即 4.03 Vr 4.07（V），取Vr = 4.05

12、V 29/32浙大微电子产品设计时的实际考虑：考虑到Vr的精度控制难度及会带来的稳定性问题，设计应留有充分的裕量。尝试着将R3取大。Vr不可能取Vc及以上；考虑到Vc可以工作在4.7V+，所以Vr应在4.7 V以下。令R1=R2=1K, R3=10K, 则（3）式变为（4.7 * 11）/ 12 Vr （5.7 * 10）/ 12即：4.3 Vr 4.75（V）， 取Vr = 4.5V 30/32浙大微电子作业布置FSK功能模块设计实现：输入一个564KHz的键控信号，当键控信号为1时，模块产生并输出4.5MHz左右的信号(*8)当键控信号为0时，模块产生并输出3.9MHz左右的信号(*7)用模拟电路的方法实现2.电路图设计（手工绘制，用Schametic