《数字电路与逻辑设计》第6章-(5)_第1页
《数字电路与逻辑设计》第6章-(5)_第2页
《数字电路与逻辑设计》第6章-(5)_第3页
《数字电路与逻辑设计》第6章-(5)_第4页
《数字电路与逻辑设计》第6章-(5)_第5页
已阅读5页,还剩54页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、移存型计数器1图6.5.25 移存型计数器的一般结构FnFn-1F2F1组合逻辑CP2 (1)属于同步计数器,存在反馈网络。 (2)第一级触发器的激励由输入决定,其余触发器更新均符合Qin+1=Qi-1n 对于DFF:Di=Qi-1 对于JKFF:Ji=Qi-1,Ki=Qi-1 (3)状态转移表符合移存规律 (4)设计简单,只要设计第一级触发器的激励即可。移存型计数器的特点3移存型计数器的分析与同步计数器的分析步骤相同,只是最后得到的状态转移表满足移存规律。4移存型计数器的设计设计步骤:(1)首先根据模长M确定触发器个数n: nlog2M。(2)列状态转移表,必须满足移存规律(关键:从2n个状

2、态中按移存规律找出所需的M个状态。 );(3)列激励表,求激励方程,检查自启动性;(4)画逻辑图 。5例 6.5.6 试用DFF设计 M=5的移存型计数器。 解 (1)选用3个触发器。图6.5.26 Q3 Q2 Q1 左移状态流程图000010001011100101111110Q3Q2Q1有效循环6000010001011100101111110有效循环状态转移表:7Q1n+1=Q3nQ2n Q1=Q3nQ2n (Q1n + Q1n) =Q3nQ2n Q1n+ Q3nQ2n Q1n D1=Q3nQ2n J1=Q3nQ2n K1=Q3nQ2n 计数器满足自启动性。8画逻辑图:CPQ 1DC1Q

3、Q 1DC1QQ 1DC11000;0110-1100 110001111110001110000001111100000010101010011101010101100100101116用MSI移存器构成环形或扭环形计数器。 = Q0n+1DSR= Q3n图6.5.31 74194构成的环形计数器17表6.5.17 图6.5.31电路的状态转移表CPQ0Q1Q2Q3状态转移路线11110201113101141101186.6 序列码发生器 序列码:周期性重复出现的一串数码称为序列码。例:10110 10110 循环长度:一个周期内数码的个数称为序列长度。序列码电路:产生序列码的电路。结构类

4、型: 计数型序列码发生器 反馈移存型序列码发生器 19f1fm组合逻辑模M计数器QnQn-1Q1图6.6.1 计数型序列码发生器的结构图计数型序列码发生器20图6.6.2 反馈移存型序列码发生器的结构图组合逻辑QnQn-1Q1FnFn-1F1CPf反馈移存型序列码发生器21计数型序列码发生器的设计设计步骤:先设计模值为序列长度的计数器再设计一组合电路,其输入为计数器各触发器的输出Qi,输出为序列码F。 22例:设计产生序列码F=11110101 11110101的计数型序列码发生器 解:方法一:用小规模器件实现(1)设计M=8的计数器,方法同前面的同步(异步)计数器的设计。本解取n=3 的异步

5、二进制加法计数器Q 1J C1 Q 1KQ 1J C1 Q 1KQ 1J C1 Q 1KQ3Q2Q1CP11111123(2)设计组合电路 Q3 Q2 Q1F00000101001110010111011111110101组合电路真值表为: 用卡诺图化简得到:F=Q3+Q1 24逻辑图为:用卡诺图化简得到:F=Q3+Q1 Q 1J C1 Q 1KQ 1J C1 Q 1KQ 1J C1 Q 1KQ3Q2Q11CPF11111125方法二、用中规模器件MSI实现。计数器可以用74161实现M=8的计数器。组合电路可以用74151实现。 26功能冒险:组合电路的输入端发生多个变量改变时,可能存在功能

6、冒险。克服方法:(1)当计数状态发生改变时,只有一个码发生改变,即编码采用格雷码,如扭环型计数器产生的编码状态。27(2)加取样脉冲:对于上述MSI构成的序列码发生器,只要将CP脉冲接入74151的EN端即可。28思考:用JKFF实现计数器,用74151实现组合电路,问:如何加取样脉冲?答:将CP接入EN。29移存型序列码发生器的设计设计方法类似移存型计数器的设计。模长为序列码的循环长度,状态编码符合序列码的变化规律。30例:设计产生序列码101000,101000,的反馈移存型序列码发生器。解:(1)M=6,至少需要3个触发器来实现。(2)列状态转移表: 010100000001010101

7、模数状态转移路线Q1Q2Q3M=431需增加一个触发器,取n=4,列状态转移表0101100010Q3100010100001000011模数状态转移路线Q1Q2Q4M=632求激励函数Q4Q3Q2Q1 0110110001100010110100D1D1 = Q3Q2Q1 + Q4Q2 = Q3Q2Q1 Q4Q233(3)作逻辑图图6.6.4 例6.6.2的逻辑图34最长线性序列码(m序列)发生器 m序列的用途:(1)用于测试通信线路。(2)用于保密通信。m序列是一种伪随机序列。m序列的产生电路:一种反馈移存型的序列码发生器。 35m序列的特点 (1)n个触发器构成M=2n-1的m序列;最长

8、(max)(2)反馈电路用异或门实现;(3)在一个周期内,几乎出现0和1的各种组合情况,看上去象一个随机数,如n个1,n-1个0,n-1个1,n-2个0 (4)m序列是线性码,即m序列与左移或右移若干位的m序列相异或仍为m序列。36图6.6.5 m序列码发生器的一般结构37图6.6.6 M=15的m序列码发生器101011010110001110010100001000011000110011101111011110110101写出序列码:111100010011010,111100010011010, 38m序列的线性特性线性:1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1

9、0 0 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1右移1位左移3位39表6.6.4 m序列码反馈函数表20,172010,71019,18,17,14199,5918,17,16,13188,6,5,4817,14177,6716,14,13,11166,5615,14155,3514,13,11,9144,3413,12,10,9133,2312,11,8,6122,1211,91111fnfn40Q4Q3Q2Q10000101011010110001110010100001000011000110011101111011110

10、110101图6.6.7 M=15的m序列码发生器的状态转移图自启动性讨论修改反馈函数为: D1 =Q3Q4 + Q3Q2Q1Q0 41从状态转移图看出,电路不具有自启动性,需要把全0状态的次态进入有效循环。即0000的次态0001,D1的真值表对应0000的输出应为1。具有自启动性的通用反馈函数为: D1=f+QnQn-1Qn-2Q1 42m序列的应用若要求设计已知序列码长度,但码型可以不限的序列码发生器,则m序列码发生器是最好的选择。101011010110001110010100001000011000110011101111011110110101原理:循环状态计到某个状态时,跳过2n

11、-1-M个状态,且进入的下一状态必须满足移存规律。例如,实现M=11的序列码发生器。关键:寻找起跳状态。43起跳状态的确定方法作长度为2n-1的线性序列I将I序列向左移2n-1-M位,得线性序列II将和进行异或运算,得线性序列III在中找到10000码组,序列中对应位置的n位码就是起跳状态。n-1个方法一:在状态转移图中,依次查询各状态,寻找满足要求的起跳状态。方法二:44例:设计 M=10的序列码发生器。解:在状态转移图中需跳过5个状态,寻找起跳状态: 得到起跳状态为0011 45修改后的状态转移图D1= f Q4Q3Q2Q1+Q4Q3Q2Q1 =Q4Q3 Q4Q3Q2Q1 + Q4Q3Q2

12、Q1修改反馈函数:在D1的真值表中对应0011格的值取反。得到:46修改反馈函数一般式为: D1= f 起跳状态+QnQn-1Qn-2 Q1 47例: 设计M=16的序列码发生器。解: 触发器的级数 n = 4修改D1的表达式,把0000纳入M=15的m序列码发生器的状态转移图中000010101101011000111001010000100001100011001110111101111011010148000010101101011000111001010000100001100011001110111101111011010110000000D1 = fQ4Q3Q2Q100000001

13、D1 = fQ4Q3 Q2Q1 Q4 Q3 Q2 Q1即:D1 = fQ3Q2Q1496 .7 顺序脉冲发生器 作用:在数字系统中,需要一种分配器产生节拍信号,这种节拍控制信号就是一种顺序脉冲:按时间顺序依次出现的一组高电平(低电平)的顺序信号。能够产生这种顺序脉冲的电路是称为顺序脉冲发生器。节拍分配器:电位信号脉冲分配器:脉冲信号 50图6.7.1 电位信号和脉冲信号CP(a)电位信号(b)脉冲信号513.顺序脉冲发生器的设计输出端较多时:采用计数器和译码器。 输出端较少时:采用环形计数器。 二、举例例6.7.1 试设计四输出节拍分配器。解 (1)设计 M=4 的计数器52表6.7.1 2-4线译码器的真值表Q2Q1Y0Y1Y2Y300100001010010001011000153图6.7.2 四输出分配器CPQ0Q1Y0Y1Y2Y3(一) 由四进制计数器( JK 触发器) 和译码器构成54(二) 由 D 触发器和译码器构成C11DQ0Q0RDC11DQ1Q1FF0FF1=1CPCRRD111Y

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论