数字电路——分析与设计 ：第4章 组合逻辑电路

1、2022年7月17日北京理工大学 信息科学学院1第4章 组合逻辑电路4.1 概述逻辑电路按其功能的不同可分为两大类，一类称为组合逻辑电路，一类称为时序逻辑电路。本章介绍组合逻辑电路。1.逻辑功能的特点所谓组合逻辑电路，是指该电路在任一时刻输出信号的稳态值，仅取决于该时刻的输入信号，而与此信号输入前电路所处的状态无关。组合电路不具有记忆功能。 2022年7月17日北京理工大学 信息科学学院2输入信号A、B、C。 输出信号Y。 2022年7月17日北京理工大学 信息科学学院32.电路结构的特点n个输入变量 X1，X2，Xn。m个输出变量（函数） Y1，Y2，Ym 。n变量的逻辑函数最多有：2022

2、年7月17日北京理工大学 信息科学学院44.2 常用数字集成组合逻辑电路4.2.1 编码器用二进制代码表示特定信息的过程称为编码。实现编码的电路叫编码器。 1.二进制编码器二进制编码器的输入是n个表示数字、字符或算符的信息，即表征这些信息的高、低电平，输出则是m位相应的二进制代码。所以应有：n2m。常用组合逻辑电路都属于中规模集成电路，对中规模电路的要求重点是掌握它们的功能表。2022年7月17日北京理工大学 信息科学学院54-2 线编码器4个输入端，2个输出端。 输入信号X3、X2、X1、X0高有效。 输出信号Y2、Y1高有效。 输入信号X3、X2、X1、X0在任何时刻都只能有一个有效。 2

3、022年7月17日北京理工大学 信息科学学院64-2 线编码器这还不是真正意义上的真值表画出Y2、Y1的K图如下： 2022年7月17日北京理工大学 信息科学学院7无输入信号X0。 在输入信号X3、X2、X1均无效时X0有效。 2022年7月17日北京理工大学 信息科学学院82.8421BCD码编码器把0、1、2、3、4、5、6、7、8、9看成逻辑变量。 2022年7月17日北京理工大学 信息科学学院9无0输入信号。 输入逻辑变量0、1、2、3、4、5、6、7、8、9低电平有效。 在输入信号1、2、3、4、5、6、7、8、9均无效时0有效。 2022年7月17日北京理工大学 信息科学学院103

4、.优先码编码器优先编码器允许多个输入信号同时有效，但它只对优先级最高的有效输入信号编码，对级别较低的有效输入信号则不予理睬。 2022年7月17日北京理工大学 信息科学学院11ST为选通信号，低电平有效。ST =0，允许74LS148工作，ST =1，不允许74LS148工作。2022年7月17日北京理工大学 信息科学学院12I0I7为输入信号，低电平有效。I7 优先级最高， I0优先级最低。2022年7月17日北京理工大学 信息科学学院13Y2Y0为输出信号，低电平有效。Y2为最高有效位， Y0为最低有效位。2022年7月17日北京理工大学 信息科学学院142022年7月17日北京理工大学

5、信息科学学院15运用反演定律：2022年7月17日北京理工大学 信息科学学院162022年7月17日北京理工大学 信息科学学院17YEX指示本级有“有效输入信号”且本级处于工作状态时的输出信号，低电平有效。2022年7月17日北京理工大学 信息科学学院18YS指示本级无“有效输入信号”且本级处于工作状态时的输出信号，低电平有效。YS是允许下一级编码器工作的输出信号，通常接下一级编码器的ST信号。2022年7月17日北京理工大学 信息科学学院19 83线优先编码器的逻辑图2022年7月17日北京理工大学 信息科学学院20优先级编码器的级联输出B3B2B1B0是高电平有效2022年7月17日北京理

6、工大学 信息科学学院214.2.2 译码器 1.二进制译码器将给定的若干位二进制代码 “翻译”还原成有特定意义的输出信息的过程叫做译码，实现译码功能的电路被称为译码器。译码是编码的逆过程。二进制译码器的输入是m位二进制代码，输出则是n个表示数字、字符或算符的信息，即代表这些信息的高、低电平。所以应有：2mn。例如：24线译码器2022年7月17日北京理工大学 信息科学学院222-4线译码器74LS1392个输入端，4个输出端。 输入信号A1、A0高有效。 输出信号Y3、Y2、Y1、Y0低有效。 输入信号ST是“选择使能”信号，低有效。 2022年7月17日北京理工大学 信息科学学院232022

7、年7月17日北京理工大学 信息科学学院242022年7月17日北京理工大学 信息科学学院253-8线译码器74LS138三个输入信号A2、A1、A0，高电平有效。 八个输出信号Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0，低电平有效。2022年7月17日北京理工大学 信息科学学院26三个“使能”输入信号：S1高电平有效，S2、S3低电平有效。 只有三个“使能”输入信号同时有效时74LS138才能工作。所以2022年7月17日北京理工大学 信息科学学院272022年7月17日北京理工大学 信息科学学院282022年7月17日北京理工大学 信息科学学院292.二十进制译码器输入端4位，是代表十进

8、制数的BCD码（可以是8421码、余3码等）；输出端10位，代表09十个符号。4-10线二十进制译码器74LS42输入是一位8421BCD码（4比特），高电平有效。输出是10比特，低电平有效。10101111这6个二进制码不用。称为伪码。2022年7月17日北京理工大学 信息科学学院302022年7月17日北京理工大学 信息科学学院313.显示译码器（1）七段数码管输入端4位，是代表十进制数的BCD码（一般是8421码）；输出端7位（有时为8位），是显示数码管的7段驱动信号。发光二极管LED的正向压降约2v；工作电流约一至十几mA； TTL驱动LED时需要加限流电阻(几百至一千欧姆)。2022

9、年7月17日北京理工大学 信息科学学院32（2）BCD-七段显示译码器74LS248四位输入和七段输出均为高电平有效。 器件内部已有限流电阻，无需外接限流电阻。 灯测试输入端LT，低电平有效。 灭零输入端IBR，低电平有效。 2022年7月17日北京理工大学 信息科学学院33灭灯输入端IB，低电平有效。优先级最高。 灭零输出端YBR，低电平有效。与IB共用一个端子。 只有在要灭零显示的时候，输出端YBR才有效。 IB/YBR端只在不被输入低电平时，它才作为输出端。 2022年7月17日北京理工大学 信息科学学院34IBIBRYBRIBYBRUIB/YBR作为输入端时，只能被外电路主动驱动为低电

10、平，不能被外电路主动驱动为高电平。当此输入端悬空时，即被认为是输入高电平。 2022年7月17日北京理工大学 信息科学学院352022年7月17日北京理工大学 信息科学学院364.2.3 加法器 1.半加器首先讨论一位二进制数加法器半加器和全加器，在此基础上再讨论多位加法器。2022年7月17日北京理工大学 信息科学学院372.全加器2022年7月17日北京理工大学 信息科学学院38由于半加器的和为：所以全加器的和为：全加器的进位为：2022年7月17日北京理工大学 信息科学学院39全加器的“和”与“进位”：2022年7月17日北京理工大学 信息科学学院402022年7月17日北京理工大学 信

11、息科学学院413.超前进位加法器本位的加数和被加数全为“1”。本位的加数、被加数中有一个为“1”，且低位的进位信号为“1”。本位的全加和为：2022年7月17日北京理工大学 信息科学学院42进位比较运算快运算慢2022年7月17日北京理工大学 信息科学学院43【例4.5】试用超前进位加法器74LS283设计一个代码转换电路，将余3码转换成8421BCD码。2022年7月17日北京理工大学 信息科学学院44【例4.6】试用超前进位加法器74LS283设计一个实现四位二进制数加/减法电路。M =1时为减法操作。 M =0时为加法操作。 2022年7月17日北京理工大学 信息科学学院454.2.4

12、数值比较器 1.一位数值比较器2022年7月17日北京理工大学 信息科学学院462.多位数值比较器比较两个四位二进制数A3 A2 A1 A0和B3 B2 B1 B0的大小。三个级联输入端：“ab”。三个输出端：“AB”。当A小于B时“AB”为“1”。2022年7月17日北京理工大学 信息科学学院47“a=b”的优先级要高于“ab”。2022年7月17日北京理工大学 信息科学学院48当M=L（ML=1）时，表示A=B。【例4.7】用74LS85构成五位二进制数比较电路。2022年7月17日北京理工大学 信息科学学院494.2.5 数据选择器和数据分配器 1.数据选择器数据选择器又称多路选择器或多

13、路开关（MUX），其基本功能是：在n个选择输入信号的控制下，从2n个输入数据信号中选择一个，并将其送到一个公共输出端。 n=2时：2022年7月17日北京理工大学 信息科学学院50双4选1数据选择器74LS1532022年7月17日北京理工大学 信息科学学院512022年7月17日北京理工大学 信息科学学院52【例4.9】试用一片双4选1数据选择器74LS153实现8选1数据选择器。 例4.9的电路图 10D 12D 13D 20D 21D 22D 23D 11D 1Y 2Y 74LS153 0A 1A 0D 0A 2A 1A 1D 2D 3D 4D 5D 7D Y 6D 1ST 2ST 2022年7月17日北京理工大学 信息科学学院532.数据分配器数据分配器又称多路分配器（DEMUX）。它的基本功能是：